版權(quán)說(shuō)明:本文檔由用戶(hù)提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、你好,我們?cè)谧鰒erilog仿真時(shí)遇到了一些問(wèn)題,希望你能幫我們看看。下面我就簡(jiǎn)要的說(shuō)說(shuō)什么問(wèn)題??!就是如下所示的原理圖:電路主要由一個(gè)DIV8分頻的模塊、一個(gè)DIV2分頻的模塊和外部一些控制的信號(hào)模塊組成,使得這兩個(gè)分頻模塊能夠正常工作,從而實(shí)現(xiàn)電路的計(jì)數(shù)功能(當(dāng)CLK_AFTER_DIV輸入端輸入時(shí)鐘脈沖數(shù)為256時(shí),OUT端輸出一個(gè)高電平)。INPUT的端口有:CLK_32.768:時(shí)鐘信號(hào),上升有效。CLK_AFTER_DIV:
2、分頻模塊出來(lái)的時(shí)鐘信號(hào),作為DIV8的時(shí)鐘信號(hào)。HOLD:DIV8的控制端口,低電平有效,高電平則保持上一個(gè)狀態(tài)。IN7:控制端口,高電平有效。IN8:控制端口,低電平有效。IN9:控制端口,低電平有效。S_0:控制端口,低電平有效。CON:控制端口,高電平有效。即輸出端OUT出現(xiàn)很多不定態(tài)。而且沒(méi)有實(shí)現(xiàn)分頻的效果。其中仿真語(yǔ)言編寫(xiě)如下:initialbeginCLK_32_768=1b0CLK_AFTER_DIV=1b0CLR_0=1
3、b1CON=1b1HOLD=1b0IN7=1b1IN8=1b0IN9=1b0S_0=1b0endalways#1CLK_32_768=~CLK_32_768always#1.5CLK_AFTER_DIV=~CLK_AFTER_DIVinitial#1000$finish我們仔細(xì)分析了下上述原理圖后,發(fā)現(xiàn)問(wèn)題是出在原理圖中的一個(gè)模塊名為DIV8_BLOCK的模塊。DIV8_BLOCK的模塊是實(shí)現(xiàn)256分頻的電路,他是由8個(gè)2分頻的電路模塊
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶(hù)所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶(hù)上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶(hù)上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶(hù)因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于verilog交通燈仿真系統(tǒng)設(shè)計(jì)與仿真
- 基于Verilog語(yǔ)言的DDS設(shè)計(jì)與仿真.pdf
- 基于Verilog語(yǔ)言的DMA控制器的設(shè)計(jì)與仿真.pdf
- 基于Verilog-A的MOSFET ESD仿真模型的構(gòu)建及應(yīng)用.pdf
- 基于verilog的fir成型濾波器的設(shè)計(jì)與仿真【文獻(xiàn)綜述】
- 基于System Verilog-VMM的仿真環(huán)境設(shè)計(jì)及其應(yīng)用.pdf
- 基于verilog的fir成型濾波器的設(shè)計(jì)與仿真【開(kāi)題報(bào)告】
- Verilog到MSVL轉(zhuǎn)換中的幾個(gè)關(guān)鍵問(wèn)題.pdf
- verilog秒表設(shè)計(jì)
- verilog hdl的數(shù)據(jù)類(lèi)型
- verilog數(shù)字鐘
- verilog經(jīng)典內(nèi)容講解
- 我的verilog學(xué)習(xí)筆記1
- 經(jīng)典verilog代碼標(biāo)準(zhǔn)
- verilog復(fù)習(xí)題
- 用verilog編寫(xiě)fpga的vga顯示
- verilog考試題
- verilog課程設(shè)計(jì)2
- verilog復(fù)習(xí)考試總結(jié)
- spi串行總線(xiàn)接口的verilog實(shí)現(xiàn)
評(píng)論
0/150
提交評(píng)論