組合電路中考慮串?dāng)_時(shí)延效應(yīng)的布爾過(guò)程波形模擬.pdf

1、由于芯片制造工藝的進(jìn)步和EDA工具的進(jìn)步,集成電路的集成度和工作頻率不斷提高,互連線間的耦合電容越來(lái)越大,由耦合電容所引起的串?dāng)_效應(yīng)對(duì)電路的邏輯功能和時(shí)序信息影響越來(lái)越大。在這個(gè)背景下,怎樣在高頻率下用解析途徑來(lái)表示電路的邏輯行為與定時(shí)關(guān)系,以及怎樣有效地測(cè)試復(fù)雜度越來(lái)越高的電路都是迫切研究的問(wèn)題。本文的研究就是圍繞這些問(wèn)題展開(kāi)的。
　　布爾過(guò)程論是一種高速電路設(shè)計(jì)與測(cè)試的分析理論,是布爾代數(shù)在時(shí)域中的擴(kuò)充,不僅能夠準(zhǔn)確描述電路的

2、邏輯功能,還能描述定時(shí)特性,適合于IC定時(shí)研究與分析。
　　基于現(xiàn)代集成電路受串?dāng)_延遲影響越來(lái)越大,本文基于布爾過(guò)程的理論,考慮了串?dāng)_延時(shí)效應(yīng),將串?dāng)_延遲效應(yīng)融合于布爾過(guò)程中,形成了帶串?dāng)_的布爾過(guò)程。在此理論基礎(chǔ)上,實(shí)現(xiàn)了組合電路帶串?dāng)_的布爾過(guò)程波形模擬器。此波形模擬器可以同時(shí)反映電路的邏輯行為與定時(shí)關(guān)系,且考慮電路的串?dāng)_延遲效應(yīng),是一個(gè)快速的、適度精確的數(shù)字化波形模擬器。采用多種門級(jí)延時(shí)模型,可以對(duì)任意的邏輯門定義時(shí)延值,根據(jù)耦