數(shù)字電路考慮串?dāng)_的定時(shí)分析的EDA應(yīng)用.pdf

1、集成電路工藝尺寸持續(xù)發(fā)展，電路中高寬比越來越大，相鄰信號(hào)線之間的耦合電容對(duì)電路產(chǎn)生的串?dāng)_影響越來越嚴(yán)重，尤其是串?dāng)_引起的時(shí)延問題，嚴(yán)重時(shí)將導(dǎo)致電路不能工作在正常的時(shí)鐘周期內(nèi)?？紤]串?dāng)_的定時(shí)分析在芯片布局布線后根據(jù)耦合電容對(duì)電路的影響來對(duì)電路的時(shí)序進(jìn)行更準(zhǔn)確地預(yù)估，可有效的指導(dǎo)電路的物理設(shè)計(jì)和修改。定時(shí)分析分為快速的靜態(tài)定時(shí)分析（Static Timing Analysis, STA）和慢速準(zhǔn)確的基于向量的仿真，即動(dòng)態(tài)定時(shí)分析。其中，靜態(tài)

2、定時(shí)分析直接通過靜態(tài)的方法分析電路的拓?fù)浣Y(jié)構(gòu)，尤其在面對(duì)大規(guī)模電路的時(shí)候非常有效。因此，靜態(tài)定時(shí)分析作為對(duì)電路性能分析的一個(gè)必要環(huán)節(jié)，在設(shè)計(jì)流程中普遍使用。
　　本文在串?dāng)_研究的基礎(chǔ)上，將考慮串?dāng)_的靜態(tài)定時(shí)分析方法集成到華大九天軟件有限公司電子設(shè)計(jì)自動(dòng)化（Electronic Design Automatic，EDA）工具ICExplorer中，同時(shí)實(shí)現(xiàn)了基于時(shí)間窗口和跳變圖兩種靜態(tài)定時(shí)分析的商業(yè)化。在動(dòng)態(tài)定時(shí)分析方面，采用HSP

3、ICE仿真電路，對(duì)靜態(tài)定時(shí)分析結(jié)果進(jìn)行驗(yàn)證。本文的主要工作包括：
　　1.概述串?dāng)_效應(yīng)的產(chǎn)生及其相關(guān)分析方法。包括串?dāng)_效應(yīng)的模型、對(duì)電路的影響、串?dāng)_時(shí)延值的計(jì)算以及電路中目標(biāo)串?dāng)_源的選擇方法。
　　2.研究了靜態(tài)定時(shí)分析的相關(guān)知識(shí)。包括傳統(tǒng)定時(shí)分析方法和考慮串?dāng)_的靜態(tài)定時(shí)分析，后者又包括基于時(shí)間窗口和跳變圖兩種方法，并對(duì)考慮串?dāng)_的靜態(tài)定時(shí)分析過程進(jìn)行了介紹。
　　3.分析了動(dòng)態(tài)定時(shí)分析的相關(guān)概念，包括通路的概念和分類，

4、時(shí)延故障模型、時(shí)延測(cè)試通路的選擇以及測(cè)試生成的方法，EDA工具動(dòng)態(tài)仿真。
　　4.本文最重要的貢獻(xiàn)是實(shí)現(xiàn)了基于時(shí)間窗口和跳變圖兩種考慮串?dāng)_的靜態(tài)定時(shí)分析的EDA應(yīng)用。詳細(xì)介紹了所應(yīng)用的STA工具的介紹，實(shí)驗(yàn)平臺(tái)搭建，系統(tǒng)流程，靜態(tài)和動(dòng)態(tài)定時(shí)分析的具體實(shí)現(xiàn)與實(shí)驗(yàn)驗(yàn)證。
　　最后針對(duì)商業(yè)電路的實(shí)驗(yàn)結(jié)果表明，串?dāng)_效應(yīng)確實(shí)影響電路中通路的時(shí)延，相比于時(shí)間窗口，基于跳變圖的方法能夠更精確的表示信號(hào)線的跳變時(shí)間，刪除更多的虛假串?dāng)_源，對(duì)