版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、隨著電路系統(tǒng)集成度和生產(chǎn)工藝復雜度的不斷提高,尤其是片上系統(tǒng)(System on a Chip,SoC)的出現(xiàn),集成電路(Integrated circuit,IC)的測試問題顯得越來越重要。內(nèi)建自測試(Built-In Self-Test,BIST)能在最大程度上把測試過程集成在待測芯片內(nèi),目前已經(jīng)成為解決芯片測試難題和降低測試成本的主要手段。但BIST在測試期間,由于電路節(jié)點跳變會導致較多功耗的產(chǎn)生,進而影響被測器件的可靠性和產(chǎn)品的
2、成品率,因此,低功耗BIST日益成為研究的熱點。
本文在分析BIST結(jié)構(gòu)和功耗模型的基礎(chǔ)上,針對基于線性反饋移位寄存器(Linear Feedback Shift Register,LFSR)的插入式矢量生成結(jié)構(gòu),提出了采用技術(shù)最成熟的進化算法(Evolutionary Algorithms,EA)――遺傳算法(Genetic Algorithms,GA)優(yōu)化的低功耗BIST方案。通過遺傳算法的全局尋優(yōu)操作得到插入式低功耗BI
3、ST矢量生成結(jié)構(gòu)的中間矢量的數(shù)目和每個矢量變化的位置,其作用是在保障故障覆蓋率的前提下,減少待測電路中輸入端信號的翻轉(zhuǎn)次數(shù),達到低功耗測試的目的。本文工作的特點是,在插入式測試矢量生成的研究中,采用最簡潔的LFSR結(jié)構(gòu)開展基于進化算法(遺傳算法)的優(yōu)化設(shè)計。這樣將有利于精簡測試結(jié)構(gòu),減少其硬件占用。
驗證結(jié)果表明,低功耗BIST矢量生成結(jié)構(gòu)經(jīng)過遺傳算法優(yōu)化后,在保證故障覆蓋率的同時,能有效的減少峰值功耗、平均功耗和總功耗,特別
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于多目標進化算法的低功耗內(nèi)建自測試(BIST)設(shè)計.pdf
- 低功耗內(nèi)建自測試(BIST)設(shè)計技術(shù)的研究.pdf
- 基于多目標進化算法的內(nèi)建自測試(BIST)測試生成技術(shù)研究.pdf
- NoC系統(tǒng)的內(nèi)建自測試(BIST)技術(shù)研究.pdf
- 低功耗內(nèi)建自測試設(shè)計方法研究.pdf
- 集成電路低功耗內(nèi)建自測試技術(shù)的研究.pdf
- 嵌入式多端口SRAM的低功耗和內(nèi)建自測試技術(shù)研究.pdf
- 數(shù)字電路內(nèi)建自測試(BIST)設(shè)計與測試調(diào)度技術(shù)研究.pdf
- 一種低功耗確定性內(nèi)建自測試技術(shù)研究與實現(xiàn).pdf
- 加權(quán)內(nèi)建自測試(BIST)設(shè)計中的多目標優(yōu)化技術(shù)研究.pdf
- 基于海明排序進行無關(guān)位填充的低功耗內(nèi)建自測試研究.pdf
- SoC中內(nèi)建自測試設(shè)計技術(shù)研究.pdf
- 內(nèi)建自測試march算法的優(yōu)化研究.pdf
- 數(shù)據(jù)采集系統(tǒng)的內(nèi)建自測試技術(shù)研究.pdf
- 低測試成本的確定性內(nèi)建自測試(BIST)的研究.pdf
- 超大規(guī)模集成電路的內(nèi)建自測試(BIST)技術(shù)研究.pdf
- 混合信號電路故障診斷的內(nèi)建自測試(BIST)方法研究.pdf
- 電子系統(tǒng)內(nèi)建自測試技術(shù)研究.pdf
- SoC存儲器內(nèi)建自測試技術(shù)研究.pdf
- 確定性邏輯內(nèi)建自測試技術(shù)研究.pdf
評論
0/150
提交評論