基于微處理器核的隨機邏輯內(nèi)建自測試技術(shù)研究.pdf

1、隨機邏輯內(nèi)建自測試是針對隨機邏輯電路的內(nèi)建自測試技術(shù)，傳統(tǒng)的隨機邏輯內(nèi)建自測試采用基于硬件線性反饋移位寄存器的測試矢量生成技術(shù)，因而會帶來額外的面積開銷。本文研究了基于微處理器核的隨機邏輯內(nèi)建自測試技術(shù)，這種技術(shù)不會增加面積開銷，而且在矢量生成方面的性能與基于硬件的傳統(tǒng)內(nèi)建自測試技術(shù)相當。 基于微處理器核的內(nèi)建自測試要求在芯核層次實現(xiàn)內(nèi)建自測試技術(shù)，使測試數(shù)據(jù)在微處理器核與被測隨機邏輯核之間傳輸。因此，實現(xiàn)基于微處理器核的隨機邏

2、輯內(nèi)建自測試既要研究測試矢量生成方法也要研究測試訪問方法。本論文首先研究了實現(xiàn)基于微處理器核進行隨機邏輯內(nèi)建自測試的測試訪問方法，提出了一種新的基于數(shù)據(jù)總線的測試包設(shè)計方法。該測試包將與測試訪問機構(gòu)相連的測試包單元作為可直接尋址的緩沖器，并用一個時鐘周期進行模式轉(zhuǎn)換，與串行控制方式相比，可以更高效地實現(xiàn)測試矢量的傳輸。然后，論文研究了基于微處理器核的測試矢量生成技術(shù)，給出了算術(shù)單元矢量生成器初始化參數(shù)的計算方法，并通過實驗比較了基于線性