版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、該文對混合信號電路的測試?yán)碚撆c方法進(jìn)行了研究,作者的主要工作有如下四個方面:1.研究了模擬電路的可測性分析方法.包括:(1)模擬電路的可測性測度.該文將故障診斷方程靈敏度矩陣的列秩作為電路的可測性測度定義,詳細(xì)推導(dǎo)出了適用于多輸入多輸出系統(tǒng)的可測性測度的一般表示式.(2)可測性測度的簡化計算.該文建立了傳遞函數(shù)分子和分母乘積項的系數(shù)相對于各故障元件參數(shù)的偏導(dǎo)數(shù)與行列式判決圖之間的關(guān)系.(3)可測性的改善.為了降低測試成本和提高故障覆蓋率
2、,必須對原芯核電路進(jìn)行可測性設(shè)計,為此該文研究了幾種用以提高電路可測性的措施.2.研究了產(chǎn)生片上測試激勵信號的方法.該文研究了離散積分振蕩器和高階∑-△調(diào)制器的特性,提出了一種利用梯級結(jié)構(gòu)的積分器來實現(xiàn)高階∑-△調(diào)制器的方法,并將基于行列式判決圖的符號分析方法用于梯級結(jié)構(gòu)積分器的系數(shù)量化.由于這種梯級結(jié)構(gòu)積分器的噪聲傳遞函數(shù)對由量化而帶來的較大系數(shù)變化不敏感,因此能夠?qū)崿F(xiàn)比傳統(tǒng)的級聯(lián)形式積分器更接近于原噪聲傳遞函數(shù)的零極點分布.此外,該
3、文還研究了利用不同頻率、幅度和相位的正弦測試信號來產(chǎn)生多個頻率的片上激勵信號的方法.3.研究了模擬電路故障的可測性測試.該文研究了低可測性模擬電路中存在的模糊組問題,提出了一種正則模糊組的確定方法,該方法僅需對可測性矩陣進(jìn)行一次QR分解,避免了采用組合搜索算法.根據(jù)對被測電路的可測性設(shè)計,該文研究了一種混合信號BIST的結(jié)構(gòu)性測試方案.針對該BIST測試方案,提出了一種適用于低可測性模擬電路和純電阻網(wǎng)絡(luò)的多故障診斷算法.4.研究了混合信
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- NoC系統(tǒng)的內(nèi)建自測試(BIST)技術(shù)研究.pdf
- 數(shù)字電路內(nèi)建自測試方法的研究.pdf
- 數(shù)字電路內(nèi)建自測試(BIST)設(shè)計與測試調(diào)度技術(shù)研究.pdf
- 低功耗內(nèi)建自測試(BIST)設(shè)計技術(shù)的研究.pdf
- 基于多掃描電路的內(nèi)建自測試方法研究.pdf
- 模擬和混合信號電路測試及故障診斷方法研究.pdf
- 混合式邏輯內(nèi)建自測試研究.pdf
- 低測試成本的確定性內(nèi)建自測試(BIST)的研究.pdf
- 基于進(jìn)化算法的低功耗內(nèi)建自測試(BIST)技術(shù)研究.pdf
- 基于多目標(biāo)進(jìn)化算法的內(nèi)建自測試(BIST)測試生成技術(shù)研究.pdf
- 超大規(guī)模集成電路的內(nèi)建自測試(BIST)技術(shù)研究.pdf
- 基于多目標(biāo)進(jìn)化算法的低功耗內(nèi)建自測試(BIST)設(shè)計.pdf
- 基于多掃描鏈的集成電路內(nèi)建自測試方法研究.pdf
- 低功耗內(nèi)建自測試設(shè)計方法研究.pdf
- 加權(quán)內(nèi)建自測試(BIST)設(shè)計中的多目標(biāo)優(yōu)化技術(shù)研究.pdf
- SATA內(nèi)建自測試的電路設(shè)計與實現(xiàn).pdf
- 集成電路低功耗內(nèi)建自測試技術(shù)的研究.pdf
- 邊界掃描結(jié)構(gòu)支持下的內(nèi)建自測試(BIST)IP核設(shè)計研究.pdf
- 數(shù)字電路的多種子內(nèi)建自測試及測試復(fù)用研究.pdf
- 鎖相環(huán)內(nèi)建自測試研究.pdf
評論
0/150
提交評論