2023年全國(guó)碩士研究生考試考研英語(yǔ)一試題真題（含答案詳解+作文范文）_第1頁(yè)
已閱讀1頁(yè)，還剩72頁(yè)未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明：本文檔由用戶(hù)提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、隨著超大規(guī)模集成電路(Very Large Scale Integrated circuites,VLSI)設(shè)計(jì)和制造技術(shù)地迅速發(fā)展,電路尺寸日益減小,復(fù)雜程度愈來(lái)愈高,VLSI測(cè)試成為迫切需要解決的問(wèn)題,而可測(cè)性設(shè)計(jì)(Design For Testability,DFT)成為解決當(dāng)前VLSI測(cè)試問(wèn)題的主要手段,內(nèi)建自測(cè)試(Built-In Self-Test,BIST)以其較高的故障故障覆蓋率和能完成自測(cè)試的優(yōu)點(diǎn)成為一種廣泛應(yīng)用的 D

2、FT技術(shù)。近年來(lái),邊界掃描(Boundary Scan,BS)和內(nèi)建自測(cè)試相結(jié)合的測(cè)試技術(shù)也成為測(cè)試領(lǐng)域研究的焦點(diǎn)。
　　本文首先針對(duì) VLSI測(cè)試所面臨的困難,依據(jù)電路分塊測(cè)試的思想,研究分析了數(shù)字集成電路的分塊方法和分塊電路的測(cè)試方法。在此基礎(chǔ)上,根據(jù)內(nèi)建自測(cè)試(Built-In Self-Test)可層次化設(shè)計(jì)的特點(diǎn),提出對(duì)底層的VLSI子塊進(jìn)行內(nèi)建自測(cè)試設(shè)計(jì)的方案,實(shí)現(xiàn)了VLSI_BIST(Built-In Self-Te

3、st)子塊中各模塊的功能仿真。最后基于邊界掃描 IEEE1149.1標(biāo)準(zhǔn)設(shè)計(jì)了 VLSI子塊級(jí) BIST測(cè)試架構(gòu),即JTAG_BIST架構(gòu),完成了JTAG_BIST測(cè)試接口設(shè)計(jì)和VLSI_BIST子塊關(guān)鍵技術(shù)的設(shè)計(jì),并進(jìn)行功能仿真驗(yàn)證,最終實(shí)現(xiàn)了上層測(cè)試系統(tǒng)通過(guò) JTAG_BIST測(cè)試接口控制下層VLSI_BIST子塊進(jìn)行自測(cè)試。本文的主要工作和創(chuàng)新點(diǎn)是提出VLSI子塊的內(nèi)建自測(cè)試設(shè)計(jì)方案,即基于邊界掃描并行鏈的 VLSI子塊級(jí) BIS

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶(hù)所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間，僅對(duì)用戶(hù)上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶(hù)上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶(hù)因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論