65nm體硅CMOS工藝下單粒子瞬態(tài)效應加固方法的研究.pdf

1、集成電路作為航空航天器的核心，由于其應用的特殊性，在各種輻射源的作用下，將會產(chǎn)生各種輻射效應，從而導致航天器發(fā)生故障。輻射效應引起的集成電路失效機制有許多種。對于鎖存器、觸發(fā)器等時序單元而言，輻射環(huán)境中的高能粒子轟擊電路敏感節(jié)點，會在入射軌跡上淀積大量電荷，這些電荷被電路收集，引起單元存儲狀態(tài)發(fā)生翻轉，形成單粒子翻轉效應(Single-Event Upset，SEU);對于組合邏輯電路而言，入射粒子淀積的電荷被敏感節(jié)點收集，產(chǎn)生瞬態(tài)電壓

2、脈沖，這些瞬態(tài)脈沖會沿著數(shù)據(jù)通路向下傳播，可能被時序單元采集，最終導致電路狀態(tài)破壞，形成單粒子瞬態(tài)效應(Single-Event Transient, SET)。隨著集成電路工藝的發(fā)展、集成度的提高以及工作頻率的增加，納米工藝高頻電路中SET導致的軟錯誤逐漸占據(jù)主導，成為集成電路的主要失效模式。
　　本文基于65nm體硅CMOS工藝，對影響集成電路軟錯誤率的主要因素——SET展開研究，最終提出了相應的可行性加固方法。仿真結果表明本

3、文提出的加固方法能夠有效地減小SET的脈沖寬度，進而減小SET造成軟錯誤的可能性，對抗輻照加固集成電路設計在理論上有著一定的指導意義。課題主要工作內(nèi)容如下:
　　(1)充分利用國內(nèi)外現(xiàn)有研究成果，對單粒子瞬態(tài)效應的產(chǎn)生機理在理論上有了一定的了解，在此基礎之上利用Synopsys TCAD3D計算機輔助分析模擬手段，進行模擬仿真驗證，進而加深了對于SET效應的理解，為后續(xù)提出抗SET效應的可行性方法打下基礎。
　　(2)本文在

4、現(xiàn)有的通過調(diào)節(jié)恢復管的尺寸進行SET加固的方法基礎上，提出了一種將被轟擊晶體管拆分成兩個并聯(lián)的較小尺寸晶體管的加固方法，并且考慮到高功能低功耗集成電路的應用需求和實際輻射環(huán)境的復雜性，在不同的入射能量、入射角度、不同電壓下分別進行模擬仿真，結果表明這種加固方法能夠在不影響電路正常工作的情況下，有效地減小SET脈沖寬度，實現(xiàn)加固效果。
　　(3)在第一種加固方法的基礎上，本文提出了另一種利用兩個晶體管串聯(lián)的加固方法，仿真結果表明，這