版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、時(shí)鐘與數(shù)據(jù)恢復(fù)(Clock and Data Recovery, CDR)電路是光通信用集成電路的關(guān)鍵模塊,在光傳輸網(wǎng)絡(luò)中扮演著重要角色。隨著CMOS工藝的不斷發(fā)展,晶體管的特征頻率越來越高,使用標(biāo)準(zhǔn)CMOS工藝設(shè)計(jì)高速CDR電路成為現(xiàn)實(shí)。
本文首先介紹了CDR電路的工作原理,給出了幾種最常用CDR電路的概述和比較性研究,分析了各自的電路構(gòu)成、重要特性以及主要的應(yīng)用領(lǐng)域。詳細(xì)介紹了鎖相環(huán)(Phase Locked Loop
2、,PLL)型CDR電路的設(shè)計(jì)方法和抖動特性。采用TSMC65nm CMOS GP工藝設(shè)計(jì)了一款10-Gb/s全速率CDR電路芯片。該CDR電路為雙環(huán)結(jié)構(gòu),鎖頻環(huán)對鎖相環(huán)起輔助頻率捕獲作用。為了同時(shí)滿足ITU-TG.8251的抖動容限和抖動傳遞指標(biāo),該CDR使用了抖動衰減鎖相環(huán)(Jitter Attenuation PLL)對恢復(fù)出的時(shí)鐘低通濾波、限制帶寬。
電路的主要模塊包括:鑒相器(PD)、鑒頻鑒相器(PFD)、高速電荷
3、泵(CP)、LC壓控振蕩器(LC-VCO)以及環(huán)路濾波器(LPF)和分頻器(Divider)等。由于采用全速率結(jié)構(gòu),電路的很多模塊采用電流模邏輯(CML)。
本文給出了10-Gb/s全速率CDR的電路設(shè)計(jì)、版圖設(shè)計(jì)和后仿真結(jié)果。CDR電路恢復(fù)出的10-GHz時(shí)鐘的輸出擺幅為300mV,峰峰抖動為5.17ps,恢復(fù)出的10-Gb/s數(shù)據(jù)的輸出擺幅為280mV,峰峰抖動為2.3ps。在電源電壓為1V時(shí)電路核心功耗為76.7mW
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 65nm CMOS工藝22Gb-s VCSEL驅(qū)動器電路設(shè)計(jì).pdf
- 65nm CMOS工藝28Gb-s EAM驅(qū)動器設(shè)計(jì).pdf
- 40Gb-s 65nm CMOS工藝光接收機(jī)前端放大器設(shè)計(jì).pdf
- 基于65nm CMOS工藝的高速SRAM設(shè)計(jì).pdf
- 基于40nm CMOS工藝的低功耗10-Gb-s SerDes收發(fā)機(jī)研究與設(shè)計(jì).pdf
- 基于65nm CMOS工藝的低功耗模擬基帶電路研究與設(shè)計(jì).pdf
- 基于65nm浮柵工藝NOR flash存儲器驅(qū)動電路設(shè)計(jì).pdf
- 基于65nm CMOS的快速響應(yīng)LDO設(shè)計(jì).pdf
- 基于65nm CMOS工藝的低功耗觸發(fā)器設(shè)計(jì).pdf
- 基于65nm CMOS工藝的8Gbps時(shí)鐘數(shù)據(jù)恢復(fù)電路的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 10Gb-s CMOS時(shí)鐘和數(shù)據(jù)恢復(fù)電路設(shè)計(jì).pdf
- 基于65nm CMOS工藝的系統(tǒng)芯片專用模擬IP研究與設(shè)計(jì).pdf
- 65nm溝槽刻蝕工藝研發(fā).pdf
- 基于65nm CMOS的10位低功耗逐次逼近ADC.pdf
- 65nm SRAM的設(shè)計(jì).pdf
- 65nm以下CMOS鎳硅化物中鎳過度擴(kuò)散的工藝優(yōu)化.pdf
- 基于65nm CMOS工藝高速低功耗SAR ADC的研究與設(shè)計(jì).pdf
- 基于65nm CMOS工藝高精度片上溫度傳感器設(shè)計(jì).pdf
- 基于65nm工藝新型SRAM存儲單元設(shè)計(jì).pdf
- 65nm高性能SRAM體系架構(gòu)及電路實(shí)現(xiàn).pdf
評論
0/150
提交評論