版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、靜態(tài)隨機(jī)存儲(chǔ)器(static random access memory,SRAM)具有可靠性高、存取速度快及能夠和邏輯電路相兼容的特點(diǎn),使得它在高性能處理器和片上系統(tǒng)(system on chip,SOC)結(jié)構(gòu)中占據(jù)了重要的地位。對(duì)SRAM存儲(chǔ)單元的研究具有十分重要的意義。
本文以低功耗、高穩(wěn)定性和較好的讀寫能力的SRAM存儲(chǔ)單元為設(shè)計(jì)目標(biāo),提出了一種新型SRAM十二管存儲(chǔ)單元結(jié)構(gòu),和傳統(tǒng)SRAM單元相比,新型存儲(chǔ)單元結(jié)構(gòu)提高
2、了寫裕度,讀穩(wěn)定性,同時(shí)解決了半選問(wèn)題。本文主要研究工作如下:
首先研究了傳統(tǒng)六管、四管、七管和八管存儲(chǔ)單元,分析了它們?cè)谧x、寫和保持狀態(tài)下工作原理和優(yōu)缺點(diǎn)。并對(duì)他們的性能做了簡(jiǎn)單對(duì)比,從結(jié)構(gòu)上給出了性能差異的原因。
其次,隨著工藝制程技術(shù)提高、電源電壓的下降以及存儲(chǔ)容量的增大,SRAM存儲(chǔ)單元的軟錯(cuò)誤率越來(lái)越高,SRAM存儲(chǔ)陣列在設(shè)計(jì)中廣泛采用了位交錯(cuò)技術(shù)來(lái)解決軟錯(cuò)誤問(wèn)題,但是位交錯(cuò)結(jié)構(gòu)會(huì)帶來(lái)半選問(wèn)題。本文分析半選
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 65nm SRAM的設(shè)計(jì).pdf
- 基于65nm CMOS工藝的高速SRAM設(shè)計(jì).pdf
- 65nm工藝DICE存儲(chǔ)單元的SEU機(jī)理分析與加固技術(shù)研究.pdf
- 65nm工藝下基于RRAM的非易失性SRAM單元設(shè)計(jì).pdf
- 65nm工藝下一種新型MBU加固SRAM的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 40nm新型10管存儲(chǔ)單元的研究及低功耗SRAM設(shè)計(jì).pdf
- 基于65nm工藝的存儲(chǔ)器可測(cè)性設(shè)計(jì).pdf
- 應(yīng)用于Cache的65nm高速SRAM設(shè)計(jì).pdf
- 基于65NM體硅CMOS工藝SRAM 6管單元抗輻射加固技術(shù)的研究.pdf
- 65nm工藝高性能低功耗SRAM研究與實(shí)現(xiàn).pdf
- 65nm高性能SRAM體系架構(gòu)及電路實(shí)現(xiàn).pdf
- 基于65nm技術(shù)平臺(tái)的低功耗嵌入式SRAM設(shè)計(jì).pdf
- 一款基于65nm體硅工藝的抗輻照SRAM的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于65nm浮柵工藝NOR flash存儲(chǔ)器驅(qū)動(dòng)電路設(shè)計(jì).pdf
- 65nm溝槽刻蝕工藝研發(fā).pdf
- 基于65nm工藝的256Bit eFuse設(shè)計(jì).pdf
- SRAM存儲(chǔ)單元抗單粒子翻轉(zhuǎn)研究.pdf
- 基于65nm工藝的Rijndael加密算法ASIC設(shè)計(jì).pdf
- 基于65nm SRAM的低失調(diào)靈敏放大器的分析與設(shè)計(jì).pdf
- 基于65nm工藝嵌入式存儲(chǔ)器MBIST電路的研究.pdf
評(píng)論
0/150
提交評(píng)論