版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、隨著集成電路在航空航天的應(yīng)用,半導(dǎo)體器件和電路的總劑量輻照效應(yīng)越來越受到關(guān)注。器件尺寸進(jìn)入到納米級后,器件的總劑量輻照效應(yīng)表現(xiàn)出一些新的特性。本文主要針對65nm工藝下MOSFET的總劑量輻照效應(yīng)進(jìn)行研究,首先通過實驗研究證實了65nm工藝下的高κ柵氧化層具有很好的抗輻照性能,接著基于ISE軟件針對STI區(qū)俘獲的陷阱電荷對MOSFET特性的影響及MOSFET的輻照加固進(jìn)行仿真研究。
仿真得到了不同輻照劑量下的nMOSFET的轉(zhuǎn)
2、移特性曲線,發(fā)現(xiàn)隨著輻照劑量的增加器件的關(guān)態(tài)漏電流增大和亞閾特性變差。STI側(cè)墻的輻照致陷阱電荷增加了附近襯底的電勢,使得導(dǎo)帶和價帶向下彎曲。在低的輻照劑量下STI側(cè)墻附近的襯底表面處于類似弱反型狀態(tài),高的輻照劑量下附近的襯底深處可以反型。總結(jié)了晶體管特性參數(shù)閾值電壓、遷移率、跨導(dǎo)隨輻照劑量的變化,根據(jù)閾值電壓隨輻照劑量的變化關(guān)系針對輻照劑量對器件閾值電壓的影響建模,并提出了一種估算載流子遷移率隨輻照劑量變化的方法,觀察到了輻照增強的D
3、IBL效應(yīng)、溝道長度調(diào)制效應(yīng)和窄溝效應(yīng),分析得出了三者增強的原因。DIBL和溝道長度調(diào)制效應(yīng)的增強是由于STI側(cè)墻的輻照致陷阱電荷增加了附近的電場和襯底的電勢,窄溝效應(yīng)增強是由于兩個STI側(cè)墻的輻照陷阱正電荷在晶體管寬度較小時會產(chǎn)生的電場。
本文對pMOSFET總劑量輻照效應(yīng)進(jìn)行仿真,從pMOSFET和nMOSFET總劑量輻照效應(yīng)差異和靜態(tài)功耗兩方面得出了對nMOSFET輻照加固的必要性。為了對nMOSFET進(jìn)行輻照加固,提出
4、了一種根據(jù)半導(dǎo)體表面費米能級與本征費米能級重合時的空間電荷區(qū)位置以及源漏區(qū)的最大深度確定超陡倒摻雜位置的方法,證實了這種摻雜的晶體管具有很好的抗輻照特性。對上述的超陡倒摻雜再加上閾值調(diào)整注入摻雜的nMOSFET的輻照特性進(jìn)行了研究,結(jié)果顯示抗輻照特性更佳。研究了采用H型柵和環(huán)形柵進(jìn)行輻照加固的晶體管的總劑量輻照特性,分析了H型柵和環(huán)形柵能進(jìn)行輻照加固的原因和其加固的性能,H型柵的輻照加固是基于其對稱部分將主溝道區(qū)和STI側(cè)墻分開,環(huán)形柵
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 65nm體硅CMOS工藝下單粒子瞬態(tài)效應(yīng)加固方法的研究.pdf
- 65nm溝槽刻蝕工藝研發(fā).pdf
- 65nm NOR Flash工藝整合技術(shù)研究.pdf
- 65nm SRAM的設(shè)計.pdf
- 65nm工藝DICE存儲單元的SEU機理分析與加固技術(shù)研究.pdf
- 65nm工藝下6.25gbpsserdes發(fā)送器的設(shè)計
- 65nm工藝下一種新型MBU加固SRAM的設(shè)計與實現(xiàn).pdf
- 基于65nm CMOS工藝的高速SRAM設(shè)計.pdf
- 一款基于65nm體硅工藝的抗輻照SRAM的設(shè)計與實現(xiàn).pdf
- 基于65NM體硅CMOS工藝SRAM 6管單元抗輻射加固技術(shù)的研究.pdf
- 基于65nm工藝的256Bit eFuse設(shè)計.pdf
- 基于65nm工藝新型SRAM存儲單元設(shè)計.pdf
- 基于65nm工藝的Rijndael加密算法ASIC設(shè)計.pdf
- 65nm工藝下基于RRAM的非易失性SRAM單元設(shè)計.pdf
- 65nm工藝高性能低功耗SRAM研究與實現(xiàn).pdf
- 基于65nm工藝的存儲器可測性設(shè)計.pdf
- 65nm下的TD-SCDMA芯片低功耗后端實現(xiàn).pdf
- 65nm光罩?jǐn)?shù)據(jù)制備流程的研究.pdf
- 65nm光罩?jǐn)?shù)據(jù)制備流程的研究
- 65nm NOR型閃存芯片RTS噪聲研究.pdf
評論
0/150
提交評論