版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、本科畢業(yè)設(shè)計(jì)本科畢業(yè)設(shè)計(jì)（2020屆）屆）標(biāo)準(zhǔn)單元包的低漏功耗設(shè)計(jì)和研究標(biāo)準(zhǔn)單元包的低漏功耗設(shè)計(jì)和研究所在學(xué)院專業(yè)班級(jí)電子信息科學(xué)與技術(shù)學(xué)生姓名學(xué)號(hào)指導(dǎo)教師職稱完成日期年月IItechnologyauthbiasedthegatelengthofexistingINVERTERNNstardcellsthengotthesuitablegatelengthsizesbyHSPICEsimulationresultanalysis.Fin
2、allynewgatelengthbiasedstardcellsusingthesesizesweredesignedtheywereaddedintoASICstardlibrary.Experimentalresultshowsthatgatelengthbiasedcellscandecreaseleakagepowerby34%－60%comparedwithSmic130nmstardcells.【KEYWDSKEYWDS】
3、stardcells；leakagepower；ASIC；gatelengthbiasing目錄摘要.................................................................................................................................................................IAbstract
4、...............................................................................................................................................................I目錄..........................................................
5、......................................................................................................II1引言.................................................................................................................
6、.........................................11.1集成電路的發(fā)展概況...........................................................................................................................11.2低漏功耗研究的意義..............................
7、.............................................................................................11.3基于ASIC標(biāo)準(zhǔn)單元的低漏功耗研究................................................................................................12集成電路功耗分析
8、......................................................................................................................................32.1集成電路的動(dòng)態(tài)功耗.........................................................................
9、..................................................32.2集成電路的靜態(tài)功耗...........................................................................................................................42.3動(dòng)態(tài)功耗和靜態(tài)功耗的變化趨勢(shì)................
10、.......................................................................................43低漏功耗技術(shù)概述...........................................................................................................................
11、...........63.1休眠漏功耗優(yōu)化技術(shù)...........................................................................................................................63.2活動(dòng)漏功耗優(yōu)化技術(shù)............................................................
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 標(biāo)準(zhǔn)單元包的低漏功耗設(shè)計(jì)和研究【開題報(bào)告】
- 低漏功耗RM邏輯標(biāo)準(zhǔn)單元包設(shè)計(jì)方法研究.pdf
- 標(biāo)準(zhǔn)單元包的低漏功耗設(shè)計(jì)和研究【開題報(bào)告+文獻(xiàn)綜述+畢業(yè)設(shè)計(jì)】
- 基于雙邏輯映射技術(shù)的低漏功耗標(biāo)準(zhǔn)單元包設(shè)計(jì).pdf
- 納米工藝下低漏功耗CMOS標(biāo)準(zhǔn)單元的設(shè)計(jì).pdf
- 低功耗標(biāo)準(zhǔn)單元電路設(shè)計(jì).pdf
- 單軌電流模標(biāo)準(zhǔn)單元包設(shè)計(jì).pdf
- 基于EDA工具的標(biāo)準(zhǔn)單元低功耗設(shè)計(jì)方法研究.pdf
- 近閾值低漏電標(biāo)準(zhǔn)單元庫設(shè)計(jì).pdf
- 應(yīng)用于低功耗技術(shù)的標(biāo)準(zhǔn)單元庫.pdf
- 基于TSMC28nm工藝的低功耗標(biāo)準(zhǔn)單元庫設(shè)計(jì).pdf
- 低功耗藍(lán)牙論文--畢業(yè)論文
- 40納米工藝下標(biāo)準(zhǔn)單元庫的設(shè)計(jì).pdf
- 深亞微米標(biāo)準(zhǔn)單元的可制造性設(shè)計(jì).pdf
- 基于可擴(kuò)展標(biāo)準(zhǔn)單元的電路設(shè)計(jì)方法研究.pdf
- 基于smic0.18μmeeprom工藝的標(biāo)準(zhǔn)單元庫設(shè)計(jì)
- 深亞微米標(biāo)準(zhǔn)單元庫設(shè)計(jì)與優(yōu)化.pdf
- 0.18μm抗輻射標(biāo)準(zhǔn)單元庫的設(shè)計(jì)與實(shí)現(xiàn)
- 0.35um標(biāo)準(zhǔn)單元庫的設(shè)計(jì)技術(shù)研究及實(shí)現(xiàn)
- 標(biāo)準(zhǔn)單元時(shí)序延遲測量電路的設(shè)計(jì)與驗(yàn)證.pdf
評(píng)論
0/150
提交評(píng)論