2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩4頁未讀 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、西安電子科技大學(xué)“卓越工程師教育培養(yǎng)計劃”試點課程教學(xué)大綱“數(shù)字邏輯與數(shù)字系統(tǒng)設(shè)計”教學(xué)大綱課程編號:OE2121017課程名稱:數(shù)字邏輯與數(shù)字系統(tǒng)設(shè)計英文名稱:DigitalLogicDigitalSystemDesign學(xué)時:60學(xué)分:4課程類型:必修課程性質(zhì):專業(yè)基礎(chǔ)課適用專業(yè):電子信息與通信工程(大類)開課學(xué)期:4先修課程:高等數(shù)學(xué)、大學(xué)物理、電路分析與模擬電子線路開課院系:電工電子教學(xué)基地及相關(guān)學(xué)院一、課程的教學(xué)任務(wù)與目標(biāo)一、

2、課程的教學(xué)任務(wù)與目標(biāo)數(shù)字邏輯與數(shù)字系統(tǒng)設(shè)計是重要的學(xué)科基礎(chǔ)課。該課程與配套的“數(shù)字邏輯與數(shù)字系統(tǒng)設(shè)計實驗”課程緊密結(jié)合,以問題驅(qū)動、案例教學(xué)、強(qiáng)化實踐和能力培養(yǎng)為導(dǎo)向,通過課程講授、單元實驗、綜合設(shè)計項目大作業(yè)、設(shè)計報告撰寫、研討講評等環(huán)節(jié),實現(xiàn)知識能力矩陣中1.1.2.2、1.2.1.2以及2.5、2.6、3.6、4.1、4.2的能力要求。要求學(xué)生掌握數(shù)字電路的基本概念、基本原理和基本方法,了解電子設(shè)計自動化(EDA:Electron

3、icDesignAutomation)技術(shù)和工具。數(shù)字電路部分要求學(xué)生掌握數(shù)制及編碼、邏輯代數(shù)及邏輯函數(shù)的知識;掌握組合邏輯電路的分析與設(shè)計方法,熟悉常用的中規(guī)模組合邏輯部件的功能及其應(yīng)用;掌握同步時序邏輯電路的分析和設(shè)計方法,典型的中大規(guī)模時序邏輯部件。EDA設(shè)計技術(shù)部分,需要了解現(xiàn)代數(shù)字系統(tǒng)設(shè)計的方法與過程,學(xué)習(xí)硬件描述語言,了解高密度可編程邏輯器件的基本原理及開發(fā)過程,掌握EDA設(shè)計工具,培養(yǎng)學(xué)生設(shè)計較大規(guī)模的數(shù)字電路系統(tǒng)的能力。

4、本課程教學(xué)特點和主要目的:(1)本課程概念性、實踐性、工程性都很強(qiáng),教學(xué)中應(yīng)特別注重理論聯(lián)系實際和工程應(yīng)用背景。(2)使學(xué)生掌握經(jīng)典的數(shù)字邏輯電路的基本概念和設(shè)計方法;(3)掌握當(dāng)今EDA工具設(shè)計數(shù)字電路的方法。(4)本課將硬件描述語言(HDL)融合到各章中,并在軟件平臺上進(jìn)行隨堂仿真通過本課和實驗教學(xué)使學(xué)生掌握新的數(shù)字系統(tǒng)設(shè)計技術(shù).雖然現(xiàn)代設(shè)計人員已經(jīng)很少使用傳統(tǒng)的設(shè)計技術(shù),但傳統(tǒng)的設(shè)計可以讓學(xué)生直觀地了解數(shù)字電路是如何工作的,并可以

5、為EDA設(shè)計工具所進(jìn)行的操作提供說明,讓學(xué)生進(jìn)一步了解自動化設(shè)計技術(shù)的優(yōu)點。成功的邏輯電路設(shè)計人員必須深入理解數(shù)字邏輯設(shè)計相關(guān)的基本概念,并熟練掌握EDA設(shè)計工具的使用。西安電子科技大學(xué)“卓越工程師教育培養(yǎng)計劃”試點課程教學(xué)大綱(3)熟悉常用MSI組合邏輯部件(變量譯碼器、數(shù)據(jù)選擇器)的邏輯功能,擴(kuò)展方法及應(yīng)用(4)掌握譯碼器、數(shù)據(jù)選擇器的HDL描述方式(5)掌握由MSI器件構(gòu)成組合電路的設(shè)計方法和分析方法(6)了解組合電路的競爭冒險現(xiàn)

6、象及消除方法2重點、難點重點:由門電路進(jìn)行組合電路的設(shè)計難點:中規(guī)模集成電路芯片應(yīng)用3.說明:安排組合邏輯研究實驗(四)觸發(fā)器(建議6學(xué)時)學(xué)習(xí)觸發(fā)器的工作原理和功能描述方法,學(xué)習(xí)觸發(fā)器的HDL描述方法1基本要求(1)掌握基本RS觸發(fā)器及常用沿觸發(fā)的(D、T、JK)觸發(fā)器的邏輯功能及其描述方法(2)觸發(fā)器的HDL描述方法(包括行為級描述和結(jié)構(gòu)化描述)(3)熟悉常用集成觸發(fā)器的邏輯符號及時序圖的畫法(4)掌握觸發(fā)器的HDL描述方法中的沿觸

7、發(fā)與電平觸發(fā)2重點、難點重點:觸發(fā)器的多種描述方法難點:觸發(fā)器電路的HDL描述及時序波形3說明:觸發(fā)器部分要求記憶邏輯符號掌握邏輯功能,對觸發(fā)器內(nèi)部電路不做要求安排集成觸發(fā)器實驗。(五)時序邏輯電路(建議16學(xué)時)學(xué)習(xí)同步時序電路的分析方法和典型同步時序電路的設(shè)計方法,時序電路的HDL描述。1基本要求(1)掌握同步時序電路的分析方法,要求根據(jù)電路能正確列出狀態(tài)表,畫出狀態(tài)及時序圖并分析其功能(2)了解同步時序電路的一般設(shè)計方法和步驟,掌

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論