已閱讀1頁，還剩4頁未讀， 繼續(xù)免費閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)
文檔簡介
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 40nm高速嵌入式SRAM IP設(shè)計.pdf
- 基于40nm工藝下的LVDS設(shè)計與實現(xiàn).pdf
- 基于40nm CMOS工藝大容量eFuse的設(shè)計實現(xiàn)與面積優(yōu)化.pdf
- 基于40nm工藝芯片物理設(shè)計研究.pdf
- 40nm新型10管存儲單元的研究及低功耗SRAM設(shè)計.pdf
- 40nm硅柵等離子體刻蝕工藝開發(fā)優(yōu)化.pdf
- 40nm高性能TPSRAM的設(shè)計與實現(xiàn).pdf
- 基于40nm工藝電路模塊靜電放電保護設(shè)計的研究.pdf
- 基于40nm工藝的低功耗GPU模塊后端物理設(shè)計.pdf
- 基于40nm CMOS工藝低功耗溫度傳感器的設(shè)計.pdf
- 一款基于40nm工藝的ASIC芯片的物理設(shè)計.pdf
- 40nm標準單元庫的移植與加固設(shè)計.pdf
- 基于40nm CMOS工藝下5GHz鎖相環(huán)設(shè)計.pdf
- 40nm可制造標準單元庫的設(shè)計與實現(xiàn).pdf
- 高速低功耗雙端口CMOS SRAM的設(shè)計.pdf
- 單向雙端口sram的測試算法
- 基于40nm CMOS工藝的60GHz注入鎖定分頻器的研究與設(shè)計.pdf
- 基于32nm CMOS工藝的互連線串擾及延時的分析與優(yōu)化.pdf
- 基于40nm的SAR ADC技術(shù)研究.pdf
- 基于40nm CMOS工藝的低功耗10-Gb-s SerDes收發(fā)機研究與設(shè)計.pdf
評論
0/150
提交評論