版權(quán)說(shuō)明:本文檔由用戶(hù)提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、SRAM是現(xiàn)代 VLSI系統(tǒng)中的重要組成部分,用它做的緩存連接了CPU和主存儲(chǔ)器。隨著標(biāo)準(zhǔn) CMOS工藝下的MOSFET的特征尺寸越來(lái)越小,晶體管的電氣特性受工藝波動(dòng)的影響越來(lái)越大,這對(duì)納米級(jí)芯片的設(shè)計(jì)提出了更高的要求。
針對(duì)40nm CMOS工藝條件下片上嵌入式 SRAM高速和高可靠性的應(yīng)用領(lǐng)域需求,本文詳細(xì)闡述了一款存取速度快、可靠性高的1024×32bit SRAM設(shè)計(jì)。它的存儲(chǔ)單元面積為.131×.062 mμ2。帶寄
2、生 RC模型時(shí)最壞 PVT條件下,芯片的工作周期時(shí)間小于1ns,而在 TT條件下的工作頻率可以達(dá)到1.5GHz。
本論文首先在對(duì)6T結(jié)構(gòu)深入的理論分析后,面對(duì)40nm工藝帶來(lái)的限制,我們對(duì)6T單元進(jìn)行了仔細(xì)的設(shè)計(jì)以滿(mǎn)足高速和高穩(wěn)定性的要求。然后在外圍電路設(shè)計(jì)方面,首先完成了高速、占用面積小的靈敏放大器設(shè)計(jì)。它的失調(diào)電壓通過(guò)增加使能信號(hào)的上升時(shí)間來(lái)實(shí)現(xiàn)。結(jié)合存儲(chǔ)單元列中信息的變化進(jìn)行合理的分析并選擇最壞情況進(jìn)行設(shè)計(jì)。在自定時(shí)設(shè)計(jì)
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶(hù)所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶(hù)上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶(hù)上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶(hù)因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 高速低功耗嵌入式SRAM的設(shè)計(jì).pdf
- 高速低功耗嵌入式SRAM研究與設(shè)計(jì).pdf
- 嵌入式SRAM編譯器設(shè)計(jì)與IP驗(yàn)證.pdf
- 嵌入式SRAM優(yōu)化設(shè)計(jì).pdf
- 高速低功耗嵌入式SRAM的設(shè)計(jì)研究.pdf
- VDSM嵌入式SRAM設(shè)計(jì)研究.pdf
- 嵌入式SRAM的高速、低功耗設(shè)計(jì)及優(yōu)化.pdf
- 40nm工藝32x32b雙端口sram的設(shè)計(jì)與優(yōu)化
- 基于65nm技術(shù)平臺(tái)的低功耗嵌入式SRAM設(shè)計(jì).pdf
- 40nm新型10管存儲(chǔ)單元的研究及低功耗SRAM設(shè)計(jì).pdf
- 基于40nm工藝芯片物理設(shè)計(jì)研究.pdf
- 嵌入式SRAM編譯器的設(shè)計(jì).pdf
- 嵌入式SRAM內(nèi)建自測(cè)試設(shè)計(jì).pdf
- 嵌入式SRAM性能模型與優(yōu)化.pdf
- 40nm高性能TPSRAM的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 嵌入式SRAM的可測(cè)性設(shè)計(jì)研究.pdf
- 高性能嵌入式同步SRAM的研究與設(shè)計(jì).pdf
- 基于40nm工藝下的LVDS設(shè)計(jì)與實(shí)現(xiàn).pdf
- 嵌入式128Kb SRAM的研究與設(shè)計(jì).pdf
- 嵌入式CPU的納米尺度SRAM設(shè)計(jì)研究.pdf
評(píng)論
0/150
提交評(píng)論