

版權(quán)說(shuō)明:本文檔由用戶(hù)提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、Transport Triggered Architecture(TTA) 是一種調(diào)度自由度非常大的體系結(jié)構(gòu)。指令集并行性的開(kāi)發(fā)不僅限于操作級(jí)水平更擴(kuò)展到了數(shù)據(jù)傳輸級(jí)水平。多TTA 核經(jīng)常被用做協(xié)處理器來(lái)進(jìn)行一些計(jì)算量較大的數(shù)學(xué)運(yùn)算。所以多TTA 核上的軟硬件劃分和任務(wù)級(jí)流水調(diào)度對(duì)系統(tǒng)性能影響很大。軟件流水是一種能夠大大提升代碼質(zhì)量的編譯器優(yōu)化方法,利用重疊loop 起始指令的方式來(lái)開(kāi)發(fā)指令級(jí)并行性。在多TTA 架構(gòu)處理器上的軟硬件劃分
2、,任務(wù)級(jí)流水和軟件流水還沒(méi)有得到工業(yè)界和學(xué)術(shù)界的重視。在這些已經(jīng)存在工作當(dāng)中,一些直覺(jué)性的啟發(fā)式算法得到廣泛應(yīng)用,但是這些啟發(fā)式算法并不能保證代碼質(zhì)量落在一個(gè)合理的優(yōu)化范圍之內(nèi)。 在這篇文章中,我們提出了一種新的基于整數(shù)線性編程的公式來(lái)計(jì)算TTA 架構(gòu)處理器上的軟件流水。我們提出的公式是面向有資源限制啟動(dòng)最優(yōu)并且loop 消耗最小的TTA 架構(gòu)處理器上的軟件流水。這些整數(shù)線性編程的公式將由GLPK 經(jīng)計(jì)算解出。我們把這種方法應(yīng)用
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶(hù)所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶(hù)上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶(hù)上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶(hù)因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 網(wǎng)絡(luò)處理器軟件體系結(jié)構(gòu)研究與實(shí)現(xiàn).pdf
- 分片式流處理器體系結(jié)構(gòu).pdf
- 高可靠處理器體系結(jié)構(gòu)研究.pdf
- 網(wǎng)絡(luò)處理器內(nèi)核體系結(jié)構(gòu)研究.pdf
- 嵌入式處理器的微體系結(jié)構(gòu)優(yōu)化.pdf
- 網(wǎng)絡(luò)處理器并行體系結(jié)構(gòu)研究與性能改進(jìn).pdf
- 面向空間應(yīng)用的容錯(cuò)RISC處理器體系結(jié)構(gòu)研究.pdf
- 基于網(wǎng)絡(luò)處理器的NAT-PT網(wǎng)關(guān)體系結(jié)構(gòu).pdf
- 處理器微體系結(jié)構(gòu)模擬加速策略研究.pdf
- Manticore體系結(jié)構(gòu)設(shè)計(jì)——面向嵌入式系統(tǒng)的異構(gòu)多核處理器體系結(jié)構(gòu).pdf
- 現(xiàn)代儀器用多微處理器系統(tǒng)體系結(jié)構(gòu)研究.pdf
- 分片式處理器體系結(jié)構(gòu)上的超塊優(yōu)化技術(shù).pdf
- 基于RISC體系結(jié)構(gòu)的處理器設(shè)計(jì)與RTL級(jí)實(shí)現(xiàn).pdf
- 微處理器RSM0112體系結(jié)構(gòu)分析及設(shè)計(jì).pdf
- 邏輯核動(dòng)態(tài)可重構(gòu)的眾核處理器體系結(jié)構(gòu).pdf
- 類(lèi)數(shù)據(jù)流驅(qū)動(dòng)的分片式處理器體系結(jié)構(gòu).pdf
- 多核處理器體系結(jié)構(gòu)下Linux調(diào)度機(jī)制的研究.pdf
- 流處理器體系結(jié)構(gòu)上的并行編程模型實(shí)驗(yàn)研究.pdf
- 基于多處理器雙總線體系結(jié)構(gòu)的設(shè)計(jì)與實(shí)現(xiàn).pdf
- A-CORE體系結(jié)構(gòu)分析——處理器數(shù)據(jù)通路設(shè)計(jì).pdf
評(píng)論
0/150
提交評(píng)論