網絡處理器包傳輸結構的研究.pdf

1、作為推動今后網絡發(fā)展的一項核心技術,網絡處理器越來越受到集成電路產業(yè)界的關注,國內外的許多公司和研究機構紛紛展開了網絡處理器的相關研發(fā).網絡處理器是一種全新的基于網絡協(xié)議處理的可編程RISC處理器,作為今后網絡主干設備如交換機、路由器中的核心部件,它結合了通用處理器的高靈活性和專用包處理器芯片的高性能特征,針對網絡協(xié)議處理進行專門的優(yōu)化設計,達到網絡IP包的線速處理以及越來越復雜的網絡應用要求.包傳輸(或包轉換)單元(Packet Tr

2、ansfer Unit,PTE)是網絡處理器中負責IP包協(xié)議處理的核心模塊,完成IP包在轉發(fā)過程中的分析處理.PTE上行通道(Ingress)完成數據包從MAC層接口向交換架構(Switch Fabric)的傳輸;下行通道完成數據包從交換架構向MAC層接口的傳輸.在PTE的處理流程中包括兩個關鍵的過程:1、保證相關IP包的轉發(fā)順序;2、快速的完成路由查找.路由查找決定IP包下一站轉發(fā)的端口,路由查找過程是網絡處理器處理流程的一個重要組成

3、部分,快速有效的路由查找是網絡處理器實現(xiàn)線速轉發(fā)的一個重要條件.該文對網絡處理器體系結構以及PTE模塊做了研究,主要研究工作主要包括三個方面:1、對網絡處理器體系結構做了較全面的研究,討論了網絡處理器的功能特征和網絡處理器體系結構的編程性、并行處理、協(xié)處理單元、多線程以及深層數據處理等方面的特征.2、以nP3400網絡處理器為基本參考模型,對PTE模塊進行了詳細的設計和分析,在此基礎上,討論了IP數據包在并行處理過程中逆序的問題,在PT

4、E的設計中加入了避免IP包逆序的機制,并做了設計模型的功能仿真和相關分析.3、引入基于快速最長前綴匹配的路由查找機制,該機制以轉發(fā)表的面積和查找速度為目標對路由查找方案進行優(yōu)化.該文對該路由查找機制的原理做了深入的研究,在此基礎上對該機制做了模型的設計、功能上的仿真以及性能的分析.該課題屬預研性課題,旨在為將來對網絡處理器這個新興領域的研究積累經驗.面對網絡處理器這個新興的科研領域以及目前研究發(fā)展狀況善不成熟的局面,對這個課題的研究存在