基于PowerPC體系結(jié)構(gòu)X型微處理器整數(shù)單元的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、本課題是設(shè)計(jì)一款基于PowerPC體系結(jié)構(gòu)的微處理器，重點(diǎn)針對(duì)整數(shù)單元進(jìn)行設(shè)計(jì)與實(shí)現(xiàn)工作。整數(shù)單元是微處理器的核心運(yùn)算單元，因此它的設(shè)計(jì)直接影響著整個(gè)系統(tǒng)的CPI和功耗指標(biāo)。本課題的微處理器在結(jié)構(gòu)上設(shè)計(jì)了兩個(gè)并行的整數(shù)單元(IU1和IU2)，這樣可以同時(shí)處理兩條整數(shù)指令。在綜合考慮微處理器的性能和硬件消耗上，本文主要設(shè)計(jì)并實(shí)現(xiàn)了整數(shù)單元的幾個(gè)重要模塊：加法器、乘法器、除法器，并且對(duì)設(shè)計(jì)的電路進(jìn)行了驗(yàn)證。
　　 在分析設(shè)計(jì)這幾個(gè)重

2、點(diǎn)模塊時(shí)，本文提出了一些針對(duì)算法或電路的優(yōu)化。對(duì)于加法器的設(shè)計(jì)，本微處理器采用了超前進(jìn)位加法器，并進(jìn)行了級(jí)間進(jìn)位的折衷處理，提高性能的同時(shí)兼顧了通用性。乘法器本文采用了改進(jìn)Booth算法，在乘數(shù)編碼時(shí)，我們采用多周期方式來(lái)實(shí)現(xiàn)，這樣做在很大程度上簡(jiǎn)化了編碼電路、部分積電路、以及壓縮器電路，使版圖的面積節(jié)省了70％，有效地折衷了性能和消耗。除法器的設(shè)計(jì)上，本文有別于其它微處理器，在硬件上設(shè)計(jì)了一款能夠獨(dú)立完成有符號(hào)和無(wú)符號(hào)除法指令的功能模