高速電路中傳輸線的信號完整性問題分析與仿真.pdf

1、隨著電子信息技術(shù)的飛速發(fā)展,高速集成電路的應(yīng)用范圍越來越廣泛,高速電路設(shè)計(jì)在整個電路設(shè)計(jì)領(lǐng)域中所占的比例也越來越大。由于系統(tǒng)的時鐘頻率迅速提高,信號上升時間加快和系統(tǒng)的集成度不斷增加,使電路傳輸部分的一些特性對電路的影響越來越突出,引發(fā)了很多信號完整性問題。如何保證高速電路中的信號完整性問題成為一個設(shè)計(jì)能否成功的關(guān)鍵,傳統(tǒng)的依賴個人設(shè)計(jì)經(jīng)驗(yàn)已經(jīng)無法解決如今高性能、高密度電路板的設(shè)計(jì)要求,因此對高速電路進(jìn)行有效的、準(zhǔn)確的建模和仿真變得非常

2、重要。
　　 文章主要對高速電路中傳輸線的信號完整性問題進(jìn)行理論研究和實(shí)際仿真分析。首先在闡述信號完整性理論基礎(chǔ)上,分析了傳輸線的基本特性,包括傳輸線的特性阻抗以及信號在傳輸線中的傳輸速度等；然后仔細(xì)分析了傳輸線上的反射和串?dāng)_問題,研究產(chǎn)生反射和串?dāng)_的各種因?yàn)?討論多種不同解決方法,并且使用信號完整性仿真工具ADS和Hyperlynx軟件對傳輸線上的反射和串?dāng)_進(jìn)行仿真和比較,總結(jié)出減小反射和串?dāng)_的有效措施,包括終端匹配、增加走線