高速互連的信號完整性仿真分析.pdf_第1頁
已閱讀1頁,還剩71頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

1、高速數字電路研發(fā)過程中,信號完整性越來越受到人們的關注,成為設計中必不可少的組成部分。尤其在PCB設計階段,大多數的約束都是建立在信號完整性分析的基礎上。深入理解信號完整性方面的知識,有助于更為符合實際的約束的制定,同時也是進行信號完整性分析的必要條件。為了使PCB設計盡可能一板成功,尋找相對準確的仿真模型和使用合理的仿真分析方法,已經成為了PCB工程師所應具備的基本技能。
  廣義上講,信號完整性包括由于互連、電源、器件等引起的

2、所有信號質量及延時等問題,涉及電磁場、微波、模數電以及物理材料等學科的知識,需要設計者具有良好的知識運用和分析解決問題的能力。信號完整性的基本理論主要有傳輸線、信號回路、時序、反射、串擾還有電源完整性等方面,是進行信號完整性設計的出發(fā)點。
  傳統(tǒng)的電路板設計方式是試錯方式,開發(fā)周期長,成本高,為了縮短產品的開發(fā)周期,本文我們采用了新的設計思路,提供一個較為完整和合理的仿真流程,同時以仿真為手段,對例程電路板的高速互連部分的信號完

3、整性進行分析?;ミB線的阻抗計算、反射和串擾的仿真分析是制定電路板約束規(guī)則的基本依據,高速電路的時序是保證系統(tǒng)正常使用的關鍵,所以時序余量的計算是后仿真分析中的必需。目標阻抗法是設計電源去耦網絡的一個可靠的方法,它是通過控制目標阻抗來選擇去耦電容,同時對實際電路板的目標阻抗的仿真也驗證了去耦的有效性。信號完整性仿真是設計的一個環(huán)節(jié)與手段,信號完整性應該根據綜合的仿真結果進行系統(tǒng)化的設計,平衡各種要求,找到可行的解決方案。
  本文所

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論