基于BIST的FPGA內(nèi)部延時(shí)故障測(cè)試方法的研究與應(yīng)用.pdf

1、在可編程邏輯器件高速發(fā)展的今天，F(xiàn)PGA成為集成電路設(shè)計(jì)不可缺少的重要芯片，由于其可重構(gòu)性，可重復(fù)利用性及實(shí)現(xiàn)集成電路設(shè)計(jì)的高效性。同傳統(tǒng)的ASIC的芯片設(shè)計(jì)開發(fā)相比，F(xiàn)PGA大大縮短芯片從設(shè)計(jì)到成型的時(shí)間。且基于SRAM的動(dòng)態(tài)可重構(gòu)FPGA是可以被重復(fù)性使用，芯片設(shè)計(jì)可在FPGA中可以重復(fù)進(jìn)行，直至芯片功能成功為止。這種特性大大降低了由于流片失敗帶來的損失，也縮短了芯片產(chǎn)品由設(shè)計(jì)到投放市場(chǎng)的時(shí)間。因此，F(xiàn)PGA已成為最受歡迎的可編程邏

2、輯器件之一。
　　 隨著FPGA器件的應(yīng)用越來越廣泛，F(xiàn)PGA的測(cè)試技術(shù)也得到了重視和研究。基于FPGA可重復(fù)編程的特性，應(yīng)用獨(dú)立的測(cè)試需要設(shè)計(jì)很多個(gè)測(cè)試編程和測(cè)試向量來完成FPGA的測(cè)試工作，為了確保芯片在任何情況下都可靠工作。因此，對(duì)FPGA芯片的故障測(cè)試和故障診斷方法進(jìn)行全面的研究具有很重要意義。隨著FPGA芯片規(guī)模的迅速發(fā)展，F(xiàn)PGA的結(jié)構(gòu)也越來越復(fù)雜，使大量的故障不能使用傳統(tǒng)方法進(jìn)行測(cè)試，F(xiàn)PGA開發(fā)者把目光投向了可測(cè)

3、性設(shè)計(jì)(DFT)。可測(cè)性設(shè)計(jì)的提出為解決大規(guī)模集成電路測(cè)試問題開辟了全新而有效的途徑，內(nèi)建自測(cè)試方法是其中一個(gè)重要的技術(shù)，也是本文重點(diǎn)應(yīng)用的測(cè)試技術(shù)。
　　 本文正是針對(duì)以上問題，以Xilinx公司的Virtex系列FPGA為主要的研究對(duì)象，在詳細(xì)研究FPGA內(nèi)部結(jié)構(gòu)的基礎(chǔ)上，重點(diǎn)探討了BIST原理、測(cè)試壓縮和應(yīng)用，描述了已經(jīng)成熟運(yùn)用的延時(shí)測(cè)試的方法和硬件電路，分析目前流行的FPGA時(shí)延故障的測(cè)試方法的特點(diǎn)。設(shè)計(jì)了基于BIST的