基于多音抖動(dòng)的TSV故障測(cè)試方法研究.pdf

1、為了解決傳統(tǒng)二維集成電路在集成規(guī)模、速度和功耗方面遇到的瓶頸，三維集成方案應(yīng)運(yùn)而生，其中硅通孔（Through Silicon Via，TSV）技術(shù)是三維集成電路中的關(guān)鍵技術(shù)，因此得到業(yè)內(nèi)越來(lái)越多的關(guān)注和研究。它為芯片互連提供最短的互連距離以及最小的焊盤尺寸和中心距。在三維集成電路中因 TSV互連線密度大以及制作過(guò)程復(fù)雜，TSV不可避免地出現(xiàn)與過(guò)程相關(guān)的缺陷，從而影響三維芯片間的信號(hào)傳輸性能以及長(zhǎng)期的可靠性。因此對(duì)硅通孔進(jìn)行信號(hào)完整性分

2、析和缺陷故障測(cè)試是十分有必要的。本文針對(duì)TSV互連結(jié)構(gòu)所做的研究工作概括如下：
　　1.在學(xué)習(xí)TSV集成和工藝技術(shù)的基礎(chǔ)上，建立單個(gè)TSV結(jié)構(gòu)的三維全波仿真物理模型。深入理解信號(hào)完整性理論中的反射理論與S參數(shù)理論，對(duì)TSV結(jié)構(gòu)參數(shù)進(jìn)行S參數(shù)仿真分析，得到各項(xiàng)結(jié)構(gòu)參數(shù)變化對(duì)TSV傳輸性能的影響，為TSV結(jié)構(gòu)參數(shù)選取提供參考。
　　2.依據(jù)高速電路理論以及參數(shù)提取方法，并考慮高頻情況下的寄生效應(yīng)對(duì) TSV的影響，建立基于硅基板的