版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、隨著集成電路工藝技術(shù)的進步,特征尺寸的縮小,工作電壓的降低,集成密度的提高和互連線以及標準單元之間間距的減小,深亞微米工藝下的物理效應(yīng)變得非常嚴重而無法再被忽略,而這些物理效應(yīng)給集成電路的數(shù)據(jù)保護帶來了很多挑戰(zhàn),尤其是:(1)輻照環(huán)境下,單粒子翻轉(zhuǎn)效應(yīng)和單粒子瞬時脈沖效應(yīng)對于深亞微米工藝下集成電路的影響;(2)面向全局連接的片上總線數(shù)據(jù)傳輸?shù)膫鬏敺椒ㄔO(shè)計。
本文的工作主要針對下面兩個數(shù)據(jù)保護的問題展開:(1)輻照環(huán)境下,深
2、亞微米集成電路設(shè)計中的單粒子翻轉(zhuǎn)效應(yīng)和單粒子瞬時脈沖效應(yīng)問題;(2)深亞微米工藝下VLSI中片上總線的高速低功耗和可靠性傳輸問題。針對第一個問題,本課題主要解決深亞微米集成電路設(shè)計中存在的輻照效應(yīng)引起的軟錯誤問題,以提高航空集成電路器件的可靠性,該課題對于大規(guī)模集成技術(shù)和航空集成電路器件設(shè)計有非常重要的意義。針對第二個數(shù)據(jù)保護問題,本課題的意義在于研究出合適的片上總線數(shù)據(jù)傳輸?shù)慕鉀Q方案以解決深亞微米片上總線數(shù)據(jù)傳輸方法的設(shè)計問題,也是為
3、了支持以后片上網(wǎng)絡(luò)(Network-on-Chip,NoC)設(shè)計中面向處理器之間的連接設(shè)計。
本文第三章針對第一個數(shù)據(jù)保護問題,提出了軟錯誤容忍計算系統(tǒng)(Soft ErrorTolerant Calculation Systems,SETCS)的概念和定義了滿足軟錯誤容忍計算系統(tǒng)的條件;并把冗余余數(shù)系統(tǒng)(Redundant Residue Number Systems,RRNS)從計算機和通信領(lǐng)域引入到抗輻照加固領(lǐng)域。RR
4、NS采用冗余的余數(shù)來實現(xiàn)糾錯功能,是典型的軟錯誤容忍計算系統(tǒng)。RRNS的獨立性、并行性和糾錯性被用來建立基于RRNS的加固體系架構(gòu),在該架構(gòu)中,所有的余數(shù)可以進行獨立并行運算,發(fā)生在運算中的軟錯誤可以在后面的糾錯模塊中根據(jù)冗余特性進行糾錯。在這種架構(gòu)中,除了糾錯模塊和二進制到余數(shù)系統(tǒng)的轉(zhuǎn)換外,沒有其他運算。因此基于RRNS的加固方法有很高的有效性。本章針對單粒子單比特翻轉(zhuǎn)效應(yīng),提出了RRNS、RRNS+G-RTMR(Guard-gate
5、 Register Triple Modular Redundancy)、RRNS+Pipeline-level TMR和RRNS+Module-level TMR等加固措施。評估體系和設(shè)計實例表明:當數(shù)據(jù)路徑的流水數(shù)為104時,RRNS、RRNS+G-RTMR、RRNS+PTMR和RRNS+MTMR可以把系統(tǒng)的軟錯誤率(Soft Error Rate,SER)從10-12分別降低為10-17,10-18,10-25和10-25,并且只
6、會帶來45.6-46.1%的額外面積開銷,而引入的延遲開銷可以忽略。設(shè)計實例進一步顯示本章提出的方法甚至可以獲得比未加固的設(shè)計更小的面積和延遲開銷,這是因為RRNS可以降低運算的復(fù)雜度。
本文第四章針對單粒子多比特翻轉(zhuǎn)問題,提出了基于RRNS的組合方案RRNS+模塊隔離(Module Isolation,MI)的加固措施。單靠RRNS無法解決單粒子多比特翻轉(zhuǎn)問題,基于此引入物理設(shè)計方法-模塊隔離,從而提出一種組合解決方案R
7、RNS+MI。該方法利用RRNS和MI技術(shù)的特點進行互補以保證提出的加固措施不僅有很高的抗單粒子多比特翻轉(zhuǎn)的能力,而且有很小的面積和延遲開銷。設(shè)計實例表明:RRNS+MI在RRNS加固的基礎(chǔ)上只需增加2%的面積開銷便可以解決單粒子多比特翻轉(zhuǎn)問題。
基于RRNS的加固策略中,設(shè)計的重點和難點是加固架構(gòu)中的糾錯模塊,而該模塊的實現(xiàn)難度和計算復(fù)雜度很大程度上依賴于RRNS的糾錯算法。本文第五章研究了RRNS與二進制系統(tǒng)(Bina
8、ry Number Systems,BNS)的新性質(zhì),在此新性質(zhì)的基礎(chǔ)上,優(yōu)化了基于RRNS的單錯誤糾錯算法,從而提出了一種基于最優(yōu)余數(shù)基選擇的RRNS單余數(shù)錯誤糾錯算法,該算法相對于以前的算法有更低的計算復(fù)雜度和開銷。另外還提出一種分組算法,并對其進行分析討論。
本文第六章針對第二個數(shù)據(jù)保護問題提出了一種自適應(yīng)均衡技術(shù)。這種自適應(yīng)均衡技術(shù)在數(shù)據(jù)的傳輸過程中通過片上總線數(shù)據(jù)傳輸?shù)妮敵鰧崟r地調(diào)節(jié)可變門限反相器的門限以達到提高
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 亞微米和深亞微米IC中的ESD保護結(jié)構(gòu)研究.pdf
- 深亞微米VLSI及MCM總體布線中的進化算法研究.pdf
- 基于深亞微米工藝的IP設(shè)計技術(shù)研究.pdf
- 深亞微米VLSI設(shè)計中的信號完整性問題研究.pdf
- 深亞微米VLSI GHz時鐘網(wǎng)絡(luò)設(shè)計方法研究.pdf
- 深亞微米IC物理設(shè)計的均衡優(yōu)化研究.pdf
- 深亞微米單元工藝參數(shù)提取和建模技術(shù)研究.pdf
- 深亞微米工藝下的Memory建庫技術(shù)研究.pdf
- 超深亞微米IC后端設(shè)計中關(guān)鍵技術(shù)研究.pdf
- 砷化鎵工藝中深亞微米柵工藝技術(shù)研究.pdf
- 基于深亞微米設(shè)計技術(shù)的PCI核研究與實現(xiàn).pdf
- 基于Encounter的深亞微米布局設(shè)計和布線方法研究.pdf
- 超深亞微米PMOSFET中的NBTI研究.pdf
- 深亞微米片上電磁兼容技術(shù)研究與應(yīng)用.pdf
- 深亞微米器件輻射機理及仿真技術(shù)研究.pdf
- 深亞微米級IC的圖像檢測及自動分析技術(shù)研究.pdf
- 亞微米光刻質(zhì)量的控制技術(shù)研究.pdf
- 亞微米、深亞微米CMOS集成電路靜電保護結(jié)構(gòu)設(shè)計研究.pdf
- 深亞微米理論及IP核設(shè)計技術(shù)的研究.pdf
- 蟻群算法在深亞微米VLSI電路繞障礙布線問題中的應(yīng)用.pdf
評論
0/150
提交評論