深亞微米集成電路的失效定位技術(shù).pdf

1、所謂失效分析是指對器件失效原因的診斷過程，確定失效模式和失效機理，提出糾正措施。失效分析在工業(yè)領(lǐng)域應(yīng)用廣泛，特別是在半導(dǎo)體領(lǐng)域發(fā)揮了極其重要的作用，通過失效分析極大地提高了集成電路的成品率、質(zhì)量和可靠性。一般的流程是：電測試→封裝分析→芯片暴露→整體失效定位→局部失效定位→缺陷暴露→物理檢查→化學(xué)分析。而其中的失效定位是整個失效分析流程的最關(guān)鍵環(huán)節(jié)。
　　通常把0.8－0.35μm稱為亞微米，0.25μm及其以下稱為深亞微米。目前

2、，國內(nèi)主流生產(chǎn)工藝技術(shù)為0.18－0.25μm。深亞微米制造的關(guān)鍵技術(shù)主要包括紫外光刻技術(shù)、刻蝕技術(shù)、離子注入技術(shù)、銅線互連技術(shù)等。集成電路技術(shù)的不斷進步給失效分析的各個階段帶來了巨大的挑戰(zhàn)。
　　針對在深亞微米器件設(shè)計、工藝、測試等方面的巨大變化，本文研究應(yīng)對的失效分析技術(shù)，解決在失效分析中碰到的失效定位難題。本文試圖通過分析CMOS電路的靜態(tài)電流IDDQ和動態(tài)電流IDDT數(shù)據(jù)來幫助實現(xiàn)深亞微米集成電路的電學(xué)失效定位，也可以通過