基于深亞微米CMOS工藝的超高速時鐘數(shù)據(jù)恢復集成電路設計.pdf

1、隨著通信技術(shù)的飛速發(fā)展，光纖通信成為當前研究的熱點。光纖傳輸系統(tǒng)集成電路的研究則是熱點中的熱點。時鐘數(shù)據(jù)恢復電路是光纖傳輸系統(tǒng)集成電路的關鍵部分，它的最高工作速率制約著整個通信系統(tǒng)的最高工作速率，因此超高速時鐘數(shù)據(jù)恢復電路的研究有著舉足輕重的地位。 本文首先從理論上討論了時鐘恢復電路的基本原理與構(gòu)造，重點放在時鐘恢復電路的核心．鎖相環(huán)的原理和構(gòu)造上。研究了時鐘恢復電路的噪聲問題，特別針對鎖相環(huán)的噪聲和抖動問題作了詳細的分析。然后

2、設計了鎖相環(huán)電路的行為級模型。最后設計了一個超高速時鐘數(shù)據(jù)恢復集成電路。 在電路技術(shù)方面，本文研究了電荷泵鎖相環(huán)型時鐘恢復電路，提出了采用半速率五點采樣鑒相器、LC振蕩器、電荷泵和環(huán)路濾波器組成半速率鎖相環(huán)型時鐘數(shù)據(jù)恢復電路的設計方案。采用0．18μm CMOS工藝設計了10Gb/s單片時鐘數(shù)據(jù)恢復電路。輸入速率為10Gb/s長度為211-1的偽隨機序列時，恢復出的時鐘抖動峰峰值為12ps，恢復出的數(shù)據(jù)抖動峰峰值為11．4ps。