深亞微米CMOS工藝下模擬集成電路的數(shù)字增強(qiáng)技術(shù)研究.pdf

1、隨著CMOS工藝中器件尺寸的不斷縮小，精確的或者說高線性的模擬/射頻電路面臨著越來越多的設(shè)計(jì)困難，這主要是由晶體管本征增益的降低和可用電壓空間的減小導(dǎo)致的。為了緩解上述的設(shè)計(jì)難題，提高模擬電路的性能，如線性度、帶寬、功耗等等，近年來，一種數(shù)字增強(qiáng)技術(shù)開始引起人們的關(guān)注。這項(xiàng)技術(shù)是利用數(shù)字信號(hào)處理來提升模擬電路的性能，特別是線性度。從本質(zhì)上講，它將設(shè)計(jì)的復(fù)雜度從模擬/射頻領(lǐng)域搬移到了數(shù)字領(lǐng)域，因此會(huì)從CMOS工藝的不斷進(jìn)步中獲益，如功耗和

2、成本的降低。
　　 針對這個(gè)趨勢，本論文對深亞微米CMOS工藝下模擬集成電路的數(shù)字增強(qiáng)技術(shù)進(jìn)行了深入的研究，系統(tǒng)的闡述了數(shù)字增強(qiáng)技術(shù)的概念、特征、以及一般性的設(shè)計(jì)方法。隨后，利用兩個(gè)具有代表性的設(shè)計(jì)實(shí)例來進(jìn)一步對數(shù)字增強(qiáng)技術(shù)進(jìn)行論證。
　　 第一個(gè)實(shí)例是一個(gè)使用數(shù)字預(yù)失真技術(shù)的集成CMOS射頻功率放大器。其中我們發(fā)展了一種新型的、基于多層查找表的、快速收斂的預(yù)失真算法，以及一種自適應(yīng)的環(huán)路延時(shí)補(bǔ)償策略。另外，我們研制了一

3、個(gè)面向WLAN應(yīng)用的使用數(shù)字增強(qiáng)技術(shù)的射頻發(fā)射機(jī)原型，其中的數(shù)字預(yù)失真器不僅修正功率放大器的非線性，而且還補(bǔ)償發(fā)射機(jī)中其他的非理想性，如基帶模擬路徑的非線性，正交調(diào)制器的失配，非平坦的頻率響應(yīng)等等。測試結(jié)果表明數(shù)字增強(qiáng)技術(shù)可以顯著的改善發(fā)射機(jī)的線性度，同時(shí)又能夠保持較高的功率效率。
　　 第二個(gè)實(shí)例是流水線ADC的數(shù)字后臺(tái)校正技術(shù)。我們提出了一種新的基于虛擬通道的數(shù)字校正算法，這個(gè)算法全自適應(yīng)，收斂速度快，可以補(bǔ)償流水線ADC中