基于FPGA的慣導脈沖輸出信號測量系統(tǒng)的設計與研究.pdf

1、目前，采用傳統(tǒng)的測量方法對慣導脈沖輸出進行檢測，自動化程度不高、準確性差，已經(jīng)不能滿足現(xiàn)代化形勢的需求。所以需要設計一套慣導脈沖輸出信號的測量系統(tǒng)，以滿足廣大用戶對測量系統(tǒng)準確性強、自動化程度高的要求。
　　本文設計了一種基于 FPGA的慣導脈沖輸出測量系統(tǒng)，采用了有限狀態(tài)機、直接脈沖計數(shù)以及FIFO存儲等技術，能夠對脈沖波形信號進行準確計數(shù)。在脈沖波形信號處理模塊中，采用了記錄波形時刻的方法，開始以首個信號的邊沿時刻為基準，然后

2、記下以后脈沖波形信號的邊沿時刻，以及它的通道號和電平狀態(tài),然后通過計算脈沖波形的個數(shù)實現(xiàn)脈沖計數(shù)。脈沖波形處理模塊包含脈沖信號預處理電路和 FPGA內部數(shù)據(jù)處理模塊。在脈沖信號預處理電路中，采用了信號整形和光耦隔離等技術，對比較小的形變信號進行整形，對比較大的幅值信號進行光耦隔離。在 FPGA內部數(shù)據(jù)處理模塊中，抗干擾濾波采用了有限狀態(tài)機技術，能夠在測量的過程中濾除各種干擾，提高了測量系統(tǒng)的準確性；數(shù)據(jù)存儲方面采用了FIFO存儲技術，能

3、夠在數(shù)據(jù)存儲過程中實現(xiàn)數(shù)據(jù)有序存儲，避免了數(shù)據(jù)的丟失，保證了采集數(shù)據(jù)的準確性。上位機的設計中采用了LabVIEW圖形化語言編程的方法，使操作者能夠在上位機界面上進行串口波特率設置、濾波時間設置等功能，同時可以直觀地觀測數(shù)據(jù)波形并且自動存儲實驗數(shù)據(jù)，提高了測量系統(tǒng)的自動化程度。
　　為了驗證該設計方案的可行性，脈沖信號源選擇了 FPGA產(chǎn)生的隨機脈沖信號源，可以模擬仿真有干擾情況下脈沖信號的發(fā)送。對測量數(shù)據(jù)和誤差進行分析，進一步提高