基于FPGA脈沖參數(shù)精確測(cè)量系統(tǒng).pdf

1、在現(xiàn)代電子通信系統(tǒng)中,脈沖參數(shù)測(cè)量在精確制導(dǎo)和導(dǎo)航定位等領(lǐng)域中有著廣泛的運(yùn)用。在復(fù)雜電子偵察環(huán)境中,針對(duì)高速、實(shí)時(shí)處理等要求,傳統(tǒng)的脈沖參數(shù)測(cè)量實(shí)現(xiàn)方式很難滿足設(shè)計(jì)要求。
　　針對(duì)脈沖參數(shù)測(cè)量系統(tǒng)的高速、大容量數(shù)據(jù)、高吞吐率、實(shí)時(shí)處理等設(shè)計(jì)要求,本文提出了基于FPGA的脈沖參數(shù)測(cè)量系統(tǒng)設(shè)計(jì),并對(duì)脈沖參數(shù)測(cè)量進(jìn)行了 Matlab算法設(shè)計(jì)以及 FPGA實(shí)現(xiàn)和基于Virtex-5硬件平臺(tái)的測(cè)試與驗(yàn)證。本文的研究工作主要包括以下幾個(gè)方面:

2、
　　1、使用Matlab腳本文件和simulink工具相結(jié)合,對(duì)脈沖參數(shù)測(cè)量進(jìn)行算法的設(shè)計(jì)驗(yàn)證和性能測(cè)試。測(cè)頻模塊主要采用 DFT算法和插值法實(shí)現(xiàn)高精度頻率計(jì)算,設(shè)計(jì)精度在15.3Khz。在測(cè)相差模塊中,采用DFT計(jì)算信號(hào)的互功率譜值與CORDIC算法計(jì)算通道相差角度,測(cè)量精度在1度。TDOA模塊采用自適應(yīng)門(mén)限設(shè)置,通過(guò)門(mén)限補(bǔ)償和門(mén)限幅度比例來(lái)計(jì)算門(mén)限值,采用過(guò)門(mén)限數(shù)累積結(jié)果推0的方式確定信號(hào)過(guò)門(mén)限位置,來(lái)計(jì)算信號(hào)的到達(dá)時(shí)間。<

3、br>　　2、使用Xilinx Virtex-5 FPGA器件,基于VHDL完成頻率測(cè)量、相位差測(cè)量和 TDOA測(cè)量模塊的設(shè)計(jì)與仿真。采用并行、乒乓操作等FPGA設(shè)計(jì)技巧來(lái)滿足系統(tǒng)對(duì)大容量、高吞吐率的設(shè)計(jì)要求。
　　3、為了驗(yàn)證系統(tǒng)的正確性,設(shè)計(jì)了基于Virtex-5的硬件平臺(tái),采用Chipscope軟件對(duì)系統(tǒng)功能的正確性進(jìn)行測(cè)試與驗(yàn)證。
　　總體而言,本研究基于現(xiàn)有的理論基礎(chǔ),提出了新的脈沖參數(shù)測(cè)量方法,相比較與其他設(shè)計(jì)方