總線編碼算法與功耗動態(tài)管理研究.pdf

1、從集成電路發(fā)展的歷史角度來看，解決功耗問題是集成電路技術(shù)前進(jìn)道路上的一個技術(shù)要點(diǎn)、難點(diǎn)，也是促進(jìn)集成電路工藝發(fā)展的源動力。因此低功耗技術(shù)的研究是集成電路設(shè)計(jì)的重要研究方向之一。 當(dāng)前CMOS工藝是集成電路工藝的主流技術(shù)。在新的工藝還沒有成熟應(yīng)用之前，如何降低CMOS集成電路的功耗具有很重要的現(xiàn)實(shí)意義。本文先就CMOS功耗的來源作了闡述，對集成電路的功耗估計(jì)作了簡述；然后對功耗降低技術(shù)的現(xiàn)狀，從設(shè)計(jì)層次和設(shè)計(jì)流程的角度進(jìn)行了簡要地

2、介紹和歸類。 基于IP復(fù)用技術(shù)的SoC設(shè)計(jì)逐漸成為設(shè)計(jì)人員認(rèn)可的集成電路設(shè)計(jì)方法。片上總線是SoC重要的一個組成部分，而降低總線的翻轉(zhuǎn)率可以減少總線的功耗。針對現(xiàn)有片上總線結(jié)構(gòu)，為降低SoC總線功耗，避開現(xiàn)有總線編碼技術(shù)在應(yīng)用上的局限，本文提出了兩種低翻轉(zhuǎn)率的SoC總線編碼算法。算法都是基于總線上IP可復(fù)用的思想，不改變現(xiàn)有總線結(jié)構(gòu)并仍可復(fù)用連接在總線上的IP，以最小的設(shè)計(jì)代價減少SoC總線的翻轉(zhuǎn)率，降低SoC總線功耗。算法1利

3、用分組BI碼和T0碼各自的優(yōu)點(diǎn)，算法2利用分組BI碼和Gray碼各自的優(yōu)點(diǎn)。算法的特點(diǎn)就在維持IP功能基本不變的同時，減少數(shù)據(jù)線和地址線的電平翻轉(zhuǎn)次數(shù)。最后的實(shí)驗(yàn)結(jié)果表明：這兩種算法都是有效且適用于SoC片上總線的低功耗算法。 SoC低功耗技術(shù)的另一個重要研究方向就是功耗動態(tài)管理的設(shè)計(jì)。而動態(tài)頻率調(diào)節(jié)與動態(tài)電壓調(diào)節(jié)都是兩個主要的研究熱點(diǎn)。結(jié)合實(shí)驗(yàn)室的研究課題——安全芯片項(xiàng)目，本文先就動態(tài)頻率調(diào)節(jié)作了設(shè)計(jì)和實(shí)現(xiàn)，并為下一步的研究工