總線(xiàn)及OCN互連低功耗設(shè)計(jì)方法研究.pdf

1、芯片功耗的快速增長(zhǎng)已成為制約SoC發(fā)展的首要問(wèn)題。全局異步的片上網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)不僅可以克服總線(xiàn)結(jié)構(gòu)所固有的擴(kuò)展性問(wèn)題、通訊效率問(wèn)題，而且緩解了全局同步導(dǎo)致的功耗過(guò)快增長(zhǎng)問(wèn)題；而結(jié)構(gòu)簡(jiǎn)單、易于實(shí)現(xiàn)的總線(xiàn)仍將適用于局部范圍內(nèi)的數(shù)據(jù)通信。片上網(wǎng)絡(luò)通信方式與總線(xiàn)通信方式的有效結(jié)合是SoC體系結(jié)構(gòu)的發(fā)展趨勢(shì)。
　　 考慮到長(zhǎng)互連及其驅(qū)動(dòng)結(jié)構(gòu)是決定系統(tǒng)性能的關(guān)鍵因素，同時(shí)也是動(dòng)態(tài)功耗的重要來(lái)源，而SoC中的總線(xiàn)及OCN互連均具有互連線(xiàn)長(zhǎng)、工作

2、頻率高的特點(diǎn)，本文分別以總線(xiàn)和OCN為研究對(duì)象，研究長(zhǎng)互連結(jié)構(gòu)的低功耗設(shè)計(jì)方法。論文主要研究工作和結(jié)果如下：
　　 1、總線(xiàn)動(dòng)態(tài)功耗的解析模型和低功耗布線(xiàn)方法研究
　　 基于深亞微米總線(xiàn)動(dòng)態(tài)功耗簡(jiǎn)化模型，根據(jù)相鄰位線(xiàn)的邏輯電位變化，建立了兩相鄰位線(xiàn)耦合動(dòng)態(tài)功耗的表征方法，以計(jì)算連續(xù)周期上多位總線(xiàn)的的動(dòng)態(tài)功耗，并獲得線(xiàn)間相鄰耦合功率因子和活性的計(jì)算方法。根據(jù)連續(xù)變化的程序地址數(shù)據(jù)，計(jì)算總線(xiàn)各位信號(hào)的相鄰耦合功率因子和活性，

3、提出了低功耗布線(xiàn)策略，即將活性高的兩條位線(xiàn)排布在布線(xiàn)通道兩側(cè)，再搜索出與其相鄰耦合功率因子最小的信號(hào)，排布在該信號(hào)的內(nèi)側(cè)，確定出總線(xiàn)信號(hào)的排布順序；結(jié)合傳統(tǒng)低功耗布線(xiàn)策略，獲得多種低功耗布線(xiàn)形式。其中，采用增大兩側(cè)邊緣位線(xiàn)與內(nèi)部位線(xiàn)布線(xiàn)間距的方案可使程序地址總線(xiàn)的動(dòng)態(tài)功耗降低38％，而布線(xiàn)面積僅增加3％。
　　 2、16位定點(diǎn)DSP設(shè)計(jì)與驗(yàn)證
　　 采用Verilog HDL語(yǔ)言設(shè)計(jì)了與320C50指令兼容的16位定點(diǎn)D

4、SP，通過(guò)指令驗(yàn)證、功能驗(yàn)證和FPGA驗(yàn)證保證了設(shè)計(jì)的正確性，并獲得了DSP總線(xiàn)的數(shù)據(jù)流，為DSP總線(xiàn)低功耗編碼技術(shù)的研究奠定了基礎(chǔ)。
　　 3、總線(xiàn)低功耗編碼方法研究
　　 針對(duì)16位定點(diǎn)DSP，提出程序地址總線(xiàn)的自適應(yīng)低功耗編碼方法：對(duì)循環(huán)程序跳轉(zhuǎn)保持原傳送地址，對(duì)非循環(huán)的程序跳轉(zhuǎn)則傳送真實(shí)地址，并更新首地址寄存器，該方法可降低程序地址總線(xiàn)功耗76.4％。針對(duì)彩色CMOS圖像傳感器數(shù)據(jù)輸出總線(xiàn)接口，根據(jù)同色像素信號(hào)高

5、六位相關(guān)性高、活性低的特點(diǎn)，提出根據(jù)當(dāng)前像素信號(hào)與此前同色像素信號(hào)高六位的比較結(jié)果，判定相應(yīng)高六位接口數(shù)據(jù)是否保持，從而降低接口信號(hào)活性的編碼方法，接口動(dòng)態(tài)功耗節(jié)省24.2％；針對(duì)相鄰互連線(xiàn)間信號(hào)串?dāng)_不斷加劇的變化趨勢(shì)，提出采用雙時(shí)鐘周期傳送惡性數(shù)據(jù)以抑制惡性串?dāng)_的編碼方法：對(duì)于惡性數(shù)據(jù)，首周期保持偶數(shù)位不變，僅更新奇數(shù)位，次周期保持奇數(shù)位不變，更新偶數(shù)位。該方法消除了惡性串?dāng)_，減小了信號(hào)傳播延遲時(shí)間的抖動(dòng)范圍，提高了系統(tǒng)工作頻率(20

6、％)。結(jié)合自適應(yīng)碼本編碼算法，進(jìn)一步提高了系統(tǒng)工作頻率(30％)，降低了能耗(38％)。
　　 4、3×3 OCN通信架構(gòu)實(shí)現(xiàn)與OCN低功耗互連結(jié)構(gòu)設(shè)計(jì)
　　 基于二維網(wǎng)格拓?fù)?、XY路由算法、蟲(chóng)孔交換技術(shù)，提出一種組包、解包獨(dú)立進(jìn)行的NI結(jié)構(gòu)，利用雙端口存儲(chǔ)器存儲(chǔ)一轉(zhuǎn)發(fā)數(shù)據(jù)以減小延遲，通過(guò)合理配置存儲(chǔ)器深度以提高數(shù)據(jù)吞吐率，并完成了相應(yīng)路由器的設(shè)計(jì)。在此基礎(chǔ)上，設(shè)計(jì)并驗(yàn)證了3×3 OCN通信架構(gòu)，為OCN互連結(jié)構(gòu)的優(yōu)化設(shè)

7、計(jì)奠定了基礎(chǔ)；針對(duì)OCN路由器間相鄰長(zhǎng)互連線(xiàn)串?dāng)_導(dǎo)致的信號(hào)抖動(dòng)大的問(wèn)題，基于互連線(xiàn)有效負(fù)載解析模型，提出一種通過(guò)相鄰信號(hào)的比較得到有效負(fù)載大小，調(diào)整信號(hào)驅(qū)動(dòng)強(qiáng)度，從而保持傳播延遲時(shí)間穩(wěn)定，抑制信號(hào)抖動(dòng)的方法。與緩沖器驅(qū)動(dòng)模式相比較，在驅(qū)動(dòng)級(jí)具有相同寬長(zhǎng)比的情況下，當(dāng)互連線(xiàn)的長(zhǎng)度為2mm、寬度和間距均為0.4μm時(shí)，信號(hào)的相對(duì)抖動(dòng)減小了29.6％，有效提高了長(zhǎng)互連線(xiàn)的最高工作頻率。
　　 本文探討了采用低功耗布線(xiàn)、總線(xiàn)低功耗編碼、