Cobra芯片的系統(tǒng)級(jí)測(cè)試策略.pdf

1、隨著集成電路工藝制造技術(shù)和IC設(shè)計(jì)能力的不斷提高，對(duì)電路的測(cè)試變得越來(lái)越復(fù)雜和困難?？蓽y(cè)性設(shè)計(jì)技術(shù)作為目前解決芯片測(cè)試問(wèn)題最為有力的方法，日益受到重視。
　　Cobra是一款運(yùn)動(dòng)控制芯片，其內(nèi)部包含邏輯電路、靜態(tài)存儲(chǔ)器，模數(shù)轉(zhuǎn)換(AD)和鎖相環(huán)(PLL)等模塊。本文簡(jiǎn)要分析了可測(cè)性設(shè)計(jì)的幾種方法，如全掃描設(shè)計(jì)，部分掃描設(shè)計(jì)，邊界掃描設(shè)計(jì)和內(nèi)建自測(cè)試，并簡(jiǎn)單地介紹各種方法的概念和電路結(jié)構(gòu)，分析其優(yōu)缺點(diǎn)和適用范圍，在此基礎(chǔ)上針對(duì)Cob

2、ra芯片項(xiàng)目的特點(diǎn)制定了合適的測(cè)試策略。
　　對(duì)于Cobra芯片內(nèi)的AD和PLL等IP核，使用其本身自帶的測(cè)試方法。邏輯電路是Cobra芯片的核心部分，也是測(cè)試關(guān)注的重點(diǎn)，本文使用全掃描設(shè)計(jì)的技術(shù)來(lái)測(cè)試邏輯電路。為了改善電路測(cè)試的可控性和可觀察性，對(duì)電路的結(jié)構(gòu)作了大量?jī)?yōu)化，例如在測(cè)試模式下，將存儲(chǔ)器的輸入數(shù)據(jù)旁路到數(shù)據(jù)輸出端口，其他輸入端口上加觀察點(diǎn)；AD的輸出數(shù)據(jù)經(jīng)過(guò)寄存器輸出；不可控的時(shí)鐘信號(hào)和復(fù)位信號(hào)分別替換成可控的測(cè)試時(shí)鐘

3、和復(fù)位信號(hào)。為了減少測(cè)試時(shí)間，使用包含8條掃描鏈的掃描結(jié)構(gòu)，還精心構(gòu)造了掃描鏈，減少每次移位輸入輸出的時(shí)鐘周期數(shù)。通過(guò)使用TetraMAX做ATPG的結(jié)果顯示，最終的測(cè)試覆蓋率達(dá)到99.66％。
　　嵌入式存儲(chǔ)器處于電路的內(nèi)部，不易通過(guò)輸入端來(lái)直接訪問(wèn)，而且由于密度高容量大，測(cè)試非常困難。本文使用內(nèi)建自測(cè)試(BIST)方法對(duì)嵌入的靜態(tài)存儲(chǔ)器進(jìn)行測(cè)試。內(nèi)建自測(cè)試電路采用了marchB和marchC-兩種算法，保證了測(cè)試能夠覆蓋到盡可