已閱讀1頁,還剩74頁未讀, 繼續(xù)免費閱讀
版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、現(xiàn)代通信系統(tǒng)中數(shù)?;旌闲盘栃酒?ADC、DAC、PLL等)占據(jù)著非常重要的位置,隨著通信系統(tǒng)不斷提升的帶寬和越來越高的頻率需求,高速ADC/DAC也朝著高速高精度的方向發(fā)展,這對芯片的測試也提出了更高的要求,大大增加了技術(shù)難度。由于各個廠商ADC/DAC芯片的接口協(xié)議與電平都有一定的差異,同時芯片需要靜態(tài)和動態(tài)多種性能參數(shù)的測試,這些對于設(shè)計一個通用測試系統(tǒng)來說并不容易。本文主要討論測試系統(tǒng)針對高速ADC芯片測試方面的設(shè)計,對于DAC、
2、PLL等芯片其測試模塊由于篇幅限制,本文不做討論。
本文首先介紹了測試系統(tǒng)的硬件模塊,分為測試基板和測試子板,測試基板使用virtex-7系列FPGA作為主芯片,子板和基板之間使用FMC標準接口相互連接。邏輯設(shè)計分為高速數(shù)據(jù)傳輸模塊和Microblaze控制模塊。高速模塊主要負責數(shù)據(jù)接收、格式轉(zhuǎn)換和高速收發(fā)器配置模塊。控制模塊以FPGA內(nèi)嵌的Microblaze軟核為核心,AXI4總線作為嵌入式系統(tǒng)總線架構(gòu)。利用vivado中
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于FPGA的ASIC芯片通用測試系統(tǒng)設(shè)計.pdf
- 基于FPGA的視頻接口芯片測試系統(tǒng)的研究與設(shè)計.pdf
- 基于FPGA的擴頻信號處理芯片的設(shè)計.pdf
- 模數(shù)混合信號系統(tǒng)級芯片的測試與可測性設(shè)計研究.pdf
- 數(shù)模混合信號芯片的測試與可測性設(shè)計研究.pdf
- 基于FPGA的PCM混合存儲系統(tǒng)測試分析.pdf
- 基于FPGA的USB芯片設(shè)計.pdf
- FPGA芯片測試方法研究.pdf
- 基于網(wǎng)絡(luò)的混合信號邊界掃描測試系統(tǒng)的設(shè)計與實現(xiàn).pdf
- 基于FPGA的雷達信號處理分系統(tǒng)設(shè)計.pdf
- 基于FPGA的雷達信號處理系統(tǒng)設(shè)計.pdf
- 基于FPGA的信號測頻變頻系統(tǒng)設(shè)計.pdf
- 基于ARM和FPGA的生物芯片檢測系統(tǒng)設(shè)計.pdf
- FPGA芯片互連線測試.pdf
- 基于FPGA的脈搏信號采集系統(tǒng)的設(shè)計.pdf
- 基于FPGA的SoC芯片驗證平臺設(shè)計.pdf
- 基于FPGA的高速實時信號采集系統(tǒng)設(shè)計.pdf
- 基于FPGA的SoC測試驗證系統(tǒng)設(shè)計.pdf
- 基于FPGA的JPEG2000圖像壓縮芯片測試平臺設(shè)計與實現(xiàn).pdf
- 混合信號系統(tǒng)芯片(SoC)的可測性設(shè)計研究與應(yīng)用.pdf
評論
0/150
提交評論