基于FPGA的雷達(dá)信號(hào)實(shí)時(shí)采集系統(tǒng)的設(shè)計(jì).pdf_第1頁(yè)
已閱讀1頁(yè),還剩77頁(yè)未讀 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、VTS是船舶航行不可缺少的助航設(shè)備,作為VTS系統(tǒng)重要組成部分的雷達(dá)數(shù)據(jù)處理裝置是對(duì)雷達(dá)信號(hào)處理、傳輸、記錄的關(guān)鍵設(shè)備。而雷達(dá)信號(hào)的數(shù)字化處理單元又是該部分的關(guān)鍵技術(shù)環(huán)節(jié)。因此準(zhǔn)確、快速的對(duì)雷達(dá)視頻信號(hào)數(shù)字化,構(gòu)建性能穩(wěn)定可靠地雷達(dá)回波采集系統(tǒng)是當(dāng)前雷達(dá)信息處理的一個(gè)熱點(diǎn)研究問題之一。
   針對(duì)現(xiàn)今雷達(dá)回波采集快速、可靠、準(zhǔn)確的要求,并綜合實(shí)際需要、技術(shù)積累、研發(fā)周期等因素,本文提出一種基于FPGA的采集速率達(dá)到40MHz的雷

2、達(dá)信號(hào)實(shí)時(shí)采集系統(tǒng)的實(shí)現(xiàn)方法。本設(shè)計(jì)利用高性能ADC轉(zhuǎn)換芯片進(jìn)行快速數(shù)字化,并考慮到系統(tǒng)的通用性和可擴(kuò)展性以及數(shù)據(jù)傳輸、終端處理的需要,結(jié)合PCI高速數(shù)據(jù)吞吐的優(yōu)勢(shì),使用PCI總線來(lái)實(shí)現(xiàn)與計(jì)算機(jī)的通信,最終實(shí)現(xiàn)雷達(dá)信號(hào)的高速實(shí)時(shí)采集系統(tǒng)。
   本系統(tǒng)包括硬件設(shè)計(jì)和軟件設(shè)計(jì)兩部分。硬件部分主要分為采集模塊和數(shù)據(jù)傳輸模塊以及電源、時(shí)鐘模塊。本文介紹了三個(gè)模塊的設(shè)計(jì)思路和電路圖,實(shí)現(xiàn)了對(duì)四線制雷達(dá)單元的視頻信號(hào)、方位信號(hào)、船首信號(hào)、

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論