2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩92頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、雷達(dá)信號(hào)處理平臺(tái)是高速實(shí)時(shí)信號(hào)處理系統(tǒng)的重要組成部分,廣泛用于高速雷達(dá)信號(hào)的處理。本文采用DSP+FPGA的體系架構(gòu),設(shè)計(jì)實(shí)現(xiàn)了一款低功耗、高實(shí)時(shí)性、可靠性、高速高性能、穩(wěn)定性的雷達(dá)信號(hào)處理板系統(tǒng)。
  本文首先根據(jù)設(shè)計(jì)指標(biāo)和方案得出雷達(dá)信號(hào)處理板總體處理流程框架,整體處理架構(gòu)采用FPGA+多核 DSP架構(gòu)。FPGA采用Xilinx Kintex-7系列高性能器件。DSP采用TI KeyStone系列8核定浮點(diǎn)DSP TMS320

2、C6678。FPGA完成系統(tǒng)上電控制、時(shí)鐘和外圍設(shè)備管理、AD數(shù)據(jù)采集及數(shù)據(jù)預(yù)處理、雷達(dá)時(shí)序生成、通信接口擴(kuò)展以及對(duì)外高速接口實(shí)現(xiàn)。DSP負(fù)責(zé)系統(tǒng)管理以及后端數(shù)據(jù)處理和信息處理等工作。本文重點(diǎn)圍繞 DSP為核心的常見外設(shè)及接口設(shè)計(jì)。完成DSP BOOT啟動(dòng)。實(shí)現(xiàn)DSP與FPGA之間大數(shù)據(jù)快速傳輸,研究DSP存儲(chǔ)空間的合理化分配過程中,得到常見的存儲(chǔ)優(yōu)化方法。FPGA設(shè)計(jì)方面,詳細(xì)論述了系統(tǒng)的時(shí)鐘設(shè)計(jì)和外圍設(shè)備管理,數(shù)據(jù)預(yù)處理算法實(shí)現(xiàn),根

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論