基于DSP+FPGA架構(gòu)視頻處理系統(tǒng)設(shè)計(jì)及其實(shí)現(xiàn).pdf

1、數(shù)字視頻和圖像信號(hào)技術(shù)的研究，已歷經(jīng)半個(gè)世紀(jì)，在理論和工程上都取得了很多成果。 視頻信號(hào)的研究和處理是當(dāng)前信號(hào)處理的研究重點(diǎn)，本論文介紹了以TI高性能DSP(TMS320C6416)為核心處理器的視頻實(shí)時(shí)圖像處理系統(tǒng)的設(shè)計(jì)原理與組成，并基于DSP+FPGA架構(gòu)實(shí)現(xiàn)了該視頻處理系統(tǒng)。系統(tǒng)中DSP承擔(dān)核心的視頻圖像處理任務(wù)，而FPGA則作為視頻采集單元，預(yù)處理單元以及視頻顯示單元。DSP與FPGA的無(wú)縫接口帶來(lái)了480MB／s的高數(shù)

2、據(jù)吞吐量，合理利用了系統(tǒng)的帶寬資源。DSP與FPGA之間加上總線開(kāi)關(guān)，使系統(tǒng)在總線隔離狀態(tài)下成為雙核系統(tǒng)。雙核系統(tǒng)的成功運(yùn)作為系統(tǒng)完成更復(fù)雜的算法奠定了基礎(chǔ)。系統(tǒng)DSP部分巧妙利用EDMA傳輸鏈機(jī)制，在無(wú)需CPU干預(yù)的情況下，完成了視頻數(shù)據(jù)從FPGA到L2的緩沖加載；在合理支配L2資源的基礎(chǔ)上，實(shí)現(xiàn)了目標(biāo)識(shí)別的快速搜索程序；并最終完成了處理程序的Flash燒寫(xiě)，實(shí)現(xiàn)了代碼從Flash到L2的二次bootloader。系統(tǒng)FPGA部分的S

3、DRAM控制器出色完成了FPGA內(nèi)存的管理；編解碼控制器用于編解碼芯片的配置；視頻預(yù)處理模塊實(shí)現(xiàn)幀差算法用于自動(dòng)獲取目標(biāo)模板；PS／2控制器實(shí)現(xiàn)了鼠標(biāo)的驅(qū)動(dòng)；FIFO控制器合理解決了模塊間時(shí)鐘帶寬的不匹配問(wèn)題，實(shí)現(xiàn)視頻數(shù)據(jù)的多路緩存；OSD視頻疊加模塊提供了人機(jī)交互，完成了處理結(jié)果的最終顯示。 系統(tǒng)從視頻采集、處理到視頻顯示的整個(gè)過(guò)程分別由DSP與FPGA來(lái)協(xié)同承擔(dān)，充分考慮了它們各自優(yōu)缺點(diǎn)，使系統(tǒng)在滿足實(shí)時(shí)性的同時(shí)，結(jié)構(gòu)靈活，