基于FPGA+DSP的某監(jiān)控雷達(dá)信號(hào)處理器設(shè)計(jì)與實(shí)現(xiàn).pdf

1、監(jiān)控雷達(dá)系統(tǒng)的在新疆油田有積極的實(shí)用價(jià)值。本文以監(jiān)控雷達(dá)系統(tǒng)為應(yīng)用背景，設(shè)計(jì)了基于FPGA+DSP的信號(hào)處理器。
　　信號(hào)處理器方案設(shè)計(jì):就硬件平臺(tái)的選擇，信號(hào)處理模塊組成，功能參數(shù)等問(wèn)題進(jìn)行分析。針對(duì)這些問(wèn)題，結(jié)合當(dāng)前的信號(hào)處理技術(shù)，提出了基于FPGA+DSP的系統(tǒng)的解決方案。重點(diǎn)研究了以下二個(gè)部分內(nèi)容:
　　1、信號(hào)處理器硬件平臺(tái)設(shè)計(jì)。通過(guò)對(duì)信號(hào)處理器開(kāi)發(fā)設(shè)計(jì)的分析，設(shè)計(jì)了系統(tǒng)的硬件架構(gòu);針對(duì)硬件架構(gòu)的模塊組成，給出了各

2、個(gè)模塊的具體芯片選型、參數(shù)選擇、電路設(shè)計(jì)。
　　2、信號(hào)處理器軟件設(shè)計(jì)。通過(guò)信號(hào)處理器硬件平臺(tái)的深入分析，確定信號(hào)處理軟件的組成，功能分配，并分別在FPGA實(shí)現(xiàn)信號(hào)處理和DSP實(shí)現(xiàn)信號(hào)檢測(cè)和邏輯功能控制、通信，同樣給出了主要軟件模塊設(shè)計(jì)流程和源代碼。
　　基于以上的研究成果，完成信號(hào)處理器的調(diào)試，最后給出閉環(huán)測(cè)試和系統(tǒng)對(duì)接開(kāi)環(huán)測(cè)試的試驗(yàn)情況。在文章的末尾，對(duì)系統(tǒng)進(jìn)行了總結(jié)，指出系統(tǒng)的不足之處，提出了改進(jìn)的方法，并展望了今后的