版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、有源相控陣?yán)走_(dá)由于波束指向變化迅速、干擾抑制性能優(yōu)越和信號(hào)處理方式靈活而獲得了廣泛的應(yīng)用。雷達(dá)信號(hào)處理器是有源相控陣?yán)走_(dá)的不可或缺的部分。隨著DSP和FPGA的運(yùn)算能力和存儲(chǔ)器資源的提高，雷達(dá)數(shù)字信號(hào)處理技術(shù)在工程實(shí)現(xiàn)領(lǐng)域發(fā)展迅速。
本文以某有源相控陣?yán)走_(dá)為背景，在基于FPGA Kintex7+DSP TMS320C6678結(jié)構(gòu)的雷達(dá)信號(hào)處理器上，通過FPGA編程實(shí)現(xiàn)了信號(hào)處理器的相應(yīng)功能。在高脈沖重復(fù)頻率脈沖多普勒(HPRF
2、-PD)模式下，在FPGA上完成了和波束寬帶信號(hào)的匹配濾波和距離跟蹤相關(guān)處理以及窄帶和波束的速度搜索處理;在線性調(diào)頻脈壓(LFM)模式下，完成了和差三通道信號(hào)的脈沖壓縮以及256個(gè)周期的MTD處理;在線性調(diào)頻連續(xù)波(LFMCW)模式下，實(shí)現(xiàn)了上掃頻周期和下掃頻周期差拍信號(hào)的FFT處理和64個(gè)周期的MTD處理，并通過SRIO高速接口將信號(hào)處理數(shù)據(jù)傳送至DSP。
在信號(hào)處理器的硬件平臺(tái)上對(duì)FPGA各個(gè)處理模塊的功能進(jìn)行了調(diào)試和驗(yàn)證
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于FPGA+DSP的某監(jiān)控雷達(dá)信號(hào)處理器設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的雷達(dá)信號(hào)預(yù)處理器的設(shè)計(jì).pdf
- 基于FPGA的多功能雷達(dá)信號(hào)處理器.pdf
- 基于FPGA的FFT信號(hào)處理器的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 機(jī)載雷達(dá)信號(hào)處理器的設(shè)計(jì).pdf
- 基于FPGA的雷達(dá)信號(hào)處理設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于Zynq的雷達(dá)信號(hào)處理器驗(yàn)證平臺(tái)設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的軟件雷達(dá)脈壓處理器的實(shí)現(xiàn).pdf
- 近程火控引導(dǎo)雷達(dá)信號(hào)處理器設(shè)計(jì)和實(shí)現(xiàn).pdf
- 基于Zedboard的PD雷達(dá)數(shù)字信號(hào)處理器的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 雷達(dá)信號(hào)處理系統(tǒng)設(shè)計(jì)與FPGA實(shí)現(xiàn).pdf
- 某相控陣?yán)走_(dá)信號(hào)處理綜合檢測(cè)系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn).pdf
- 圖像信號(hào)處理器（ISP）的實(shí)現(xiàn)和FPGA驗(yàn)證.pdf
- 雷達(dá)信號(hào)處理系統(tǒng)的設(shè)計(jì)與FPGA實(shí)現(xiàn).pdf
- 基于uvm的脈沖多普勒雷達(dá)信號(hào)處理器驗(yàn)證平臺(tái)設(shè)計(jì)與實(shí)現(xiàn)
- 基于UVM的脈沖多普勒雷達(dá)信號(hào)處理器驗(yàn)證平臺(tái)設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的FFT信號(hào)處理器的硬件實(shí)現(xiàn).pdf
- 基于時(shí)分復(fù)用的PD雷達(dá)數(shù)字信號(hào)處理器的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 數(shù)字陣列雷達(dá)DBF處理器的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于ADSP-TS201的雷達(dá)信號(hào)處理器設(shè)計(jì)和實(shí)現(xiàn).pdf
評(píng)論
0/150
提交評(píng)論