關于智能電表的時鐘數(shù)據(jù)恢復集成電路實現(xiàn)方法的研究.pdf

1、本論文主要進行的是低相位噪聲，應用于智能電表的時鐘數(shù)據(jù)恢復電路(CDR)的研究。文中使用了高性能電荷泵，相比其它CDR電路具有穩(wěn)定性高，噪聲小等優(yōu)點。
　　目前市場上的智能電表大都使用無線模塊進行收發(fā)信號，而不是使用智能電網(wǎng)進行通信，這會使智能電表的成本增加，同時抗干擾性也不好，本論文研究的智能電表是將智能電網(wǎng)中的控制信號解調(diào)出來，便于進行后端信號處理工作。通過利用的現(xiàn)有的資源，極大的降低了成本。既然智能電表是智能電網(wǎng)的終端，那么

2、通信的頻率就由智能電網(wǎng)決定，因此智能電網(wǎng)需要有通信的能力。電力線通信技術(PLC)也己逐步進入我們的生活中了，電力線通信是利用5M～30M頻帶范圍傳輸信號。在數(shù)據(jù)的傳送時，利用高斯濾波最小頻移鍵控(GMSK)或正交頻分多路復用(OFDM)調(diào)制技術將數(shù)據(jù)進行調(diào)制，然后在電力線上進行傳輸，在接收數(shù)據(jù)時，首先通過濾波器將把調(diào)制信號濾除，然后再經(jīng)解調(diào)，就可得到原來的通信信號。智能電表就是在傳統(tǒng)的電表的基礎上將電力線上的信號解調(diào)，讀出信號內(nèi)容接收

3、指令的終端，同時也可以發(fā)送信號，由于電力線通信在一根線上只傳輸數(shù)據(jù)，智能電表在處理信號時必須將其時鐘信號與數(shù)據(jù)解調(diào)出來以便設備能同步處理數(shù)據(jù)。
　　本文就是針對以上電網(wǎng)的頻段設計相應的時鐘數(shù)據(jù)恢復電路，首相進行理論分析計算出各個模塊的參數(shù)，然后進行優(yōu)化設計，為實現(xiàn)此系統(tǒng)，本文設計了鑒頻鑒相器(PFD)模塊，電荷泵(CP)模塊，環(huán)路濾波器(LPF)模塊，壓控振蕩器(VCO)模塊。
　　整體設計采用350nm工藝，使用麻省理工大