版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領
文檔簡介
1、光纖接入市場的升溫,給下一代光線接入技術帶來快速發(fā)展的機遇。無源光網絡(PON)為光纖到戶(fiber-to-the-home,F(xiàn)TTH)提供了一種低成本的接入技術。隨著產品技術的發(fā)展、成本的持續(xù)下降,PON在全球范圍內得到了廣泛的應用。 下一代PON的傳輸速率以10Gbit/s為目標,而大規(guī)模的部署10G PON網絡的成本太高。目前1.25Gbit/s的速率很難滿足越來越多元化的網絡業(yè)務對帶寬的需要,因此需要選擇一個中間速率作
2、為下一代PON的過渡技術。 本文在分析了當前時鐘數(shù)據(jù)恢復技術發(fā)展的基礎上,以突發(fā)模式時鐘數(shù)據(jù)恢復為對象,設計了突發(fā)模式時鐘數(shù)據(jù)恢復電路方案。該方案通過提取高速串行數(shù)據(jù)中的相位信息,調整本地與串行數(shù)據(jù)同頻的時鐘相位到最佳采樣點??梢栽谳^少的前導碼開銷中完成時鐘數(shù)據(jù)恢復工作。在本文的第二部分,設計了過采樣實現(xiàn)突發(fā)模式數(shù)據(jù)恢復的電路,便于FPGA實現(xiàn)和ASIC定制。 1.本文研究了適合突發(fā)模式的時鐘數(shù)據(jù)恢復電路,這種電路通過邊
3、沿檢測電路提取高速串行數(shù)據(jù)中的相位信息,觸發(fā)相位拾取電路動態(tài)地調整采樣時鐘的輸出,將采樣時鐘的輸出控制在數(shù)據(jù)最佳采樣點附近。在詳細分析電路工作過程的同時對電路進行了理論分析。 2.利用Pspice對設計進行原理性驗證。通過單元仿真優(yōu)化并確定電路各個關鍵參數(shù)。聯(lián)合Simulink對設計進行系統(tǒng)仿真。仿真結果表明,基于相位拾取的突發(fā)模式時鐘數(shù)據(jù)恢復電路可以完成時鐘數(shù)據(jù)恢復的基本功能。 3.針對突發(fā)模式數(shù)據(jù)結構和傳輸?shù)奶攸c,設
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
- 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 突發(fā)模式時鐘數(shù)據(jù)恢復電路關鍵模塊的設計.pdf
- 高性能時鐘數(shù)據(jù)恢復電路的設計與實現(xiàn).pdf
- 高速時鐘數(shù)據(jù)恢復系統(tǒng)的研究.pdf
- 并行時鐘數(shù)據(jù)恢復芯片研究與設計.pdf
- 關于智能電表的時鐘數(shù)據(jù)恢復集成電路實現(xiàn)方法的研究.pdf
- 高速光突發(fā)模式時鐘同步.pdf
- 基于RPR的TDMoIP時鐘恢復研究和實現(xiàn).pdf
- 寬鎖定范圍時鐘數(shù)據(jù)恢復電路的研究與設計.pdf
- 突發(fā)模式光發(fā)射和時鐘技術研究.pdf
- SerDes中時鐘數(shù)據(jù)恢復電路的設計與驗證.pdf
- SATA全數(shù)字時鐘恢復電路的研究與實現(xiàn).pdf
- 2.5gbps時鐘數(shù)據(jù)恢復電路的研究與設計
- 基于UVM的時鐘數(shù)據(jù)恢復系統(tǒng)驗證.pdf
- 6.25gbs時鐘數(shù)據(jù)恢復與110分接器的研究與設計
- 高速SerDes中時鐘數(shù)據(jù)恢復電路的設計研究.pdf
- 高性能過采樣時鐘數(shù)據(jù)恢復電路的研究與設計.pdf
- 內存數(shù)據(jù)庫中數(shù)據(jù)恢復技術的研究與實現(xiàn).pdf
- 基于PLL的連續(xù)速率時鐘數(shù)據(jù)恢復電路的研究與設計.pdf
- 基于PLL的時鐘數(shù)據(jù)恢復電路設計.pdf
- 基于65nm CMOS工藝的8Gbps時鐘數(shù)據(jù)恢復電路的設計與實現(xiàn).pdf
評論
0/150
提交評論