版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、高壓絕緣體上硅(SOI)工藝因具有良好的隔離及抗閂鎖(Latch-up)等優(yōu)點,已成為功率集成電路的首選工藝。高壓器件在靜電放電(ESD)應力下因強回滯(SnapBack)導致的ESD魯棒性(Robust)低的問題,一直是高壓器件ESD保護技術(shù)的瓶頸。因此,SOI工藝高壓ESD保護器件的研究和設計對于提高功率集成電路的可靠性具有重要意義。
本文基于200VSOI工藝,詳細研究了絕緣體上硅N型橫向雙擴散金屬氧化物半導體(SOI-
2、NLDMOS)和絕緣體上硅橫向絕緣柵雙極型晶體管(SOI-LIGBT)在ESD應力下的響應機理,并提出了優(yōu)化方案。首先通過TLP仿真分析了SOI-NLDMOS和SOI-LIGBT在ESD響應的不同階段內(nèi)部的電場、熱、碰撞電離分布,其次研究了結(jié)構(gòu)參數(shù)對SOI-NLDMOS和SOI-LIGBT的ESD魯棒性的影響,并揭示了其內(nèi)在機理,最后針對Kirk效應導致SOI-NLMOSESD魯棒性低的問題,提出了一種高ESD魯棒性的漏極分段SOI-N
3、LDMOS結(jié)構(gòu),針對SOI-LIGBT開態(tài)閂鎖電壓與ESD魯棒性的折中問題,提出了一種引入發(fā)射極深P型阱的SOI-LIGBT結(jié)構(gòu),該結(jié)構(gòu)能同時滿足開念門鎖電壓和ESD魯棒性的要求。
流片測試結(jié)果表明:漏極分段的SOI-NLDMOS二次擊穿電流提高到4.7A,引入源端深P型阱的SOI-LIGBT二次擊穿電流提高到4.6A,開態(tài)門鎖電壓為200V,解決了SOI-LIGBT開態(tài)閂鎖電壓和ESD魯棒性的折中問題。本文優(yōu)化設計的SOI-
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 200V SOI-LIGBT器件ESD響應特性與行為模型研究.pdf
- 200V SOI-LDMOS器件SPICE動態(tài)模型研究.pdf
- 200V SOI-LIGBT器件的SPICE模型研究與應用.pdf
- 200V功率SOI-PLDMOS器件熱載流子退化機理研究.pdf
- 200V SOI-PLDMOS器件的優(yōu)化設計及其可靠性分析.pdf
- 基于0.6μmcmos工藝esd保護器件研究
- 200V寬SOA SOI-LDMOS設計及評估.pdf
- 基于200V SOI-BCD工藝的LDMOS的設計與優(yōu)化.pdf
- 200V功率SOI-LIGBT器件熱載流子退化機理及壽命模型研究.pdf
- 200V SOI-LIGBT SPICE宏模型的研究.pdf
- 550V高壓SOi-LIGBT器件ESD響應特性及模型研究.pdf
- 基于SCR的ESD保護器件研究.pdf
- 400V薄層SOI高壓器件研究.pdf
- 200V SOI深槽隔離結(jié)構(gòu)的設計和可靠性研究.pdf
- 基于不同工藝的低電容ESD保護器件的研究.pdf
- 低寄生電容ESD保護器件的研究.pdf
- 集成抗ESD SOI nLDMOS器件研究.pdf
- 抗ESD SOI LIGBT器件的研究.pdf
- 200V大功率VDMOSFET設計研究.pdf
- 新型超低阻高壓SOI器件設計與工藝分析.pdf
評論
0/150
提交評論