多核架構(gòu)下JTAG調(diào)試的研究與設(shè)計(jì).pdf

1、隨著多核處理技術(shù)的發(fā)展,單芯片上多核架構(gòu)逐漸成為主流。在開發(fā)多核SoC芯片的過(guò)程中,由于內(nèi)部集成的資源越來(lái)越多,越來(lái)越復(fù)雜,使得原來(lái)板間可以很好調(diào)試的信號(hào)大部變成芯片內(nèi)部的信號(hào),這增加了開發(fā)過(guò)程中出現(xiàn)問(wèn)題時(shí)的調(diào)試難度。開發(fā)成本,就會(huì)增加time-to-market,使得產(chǎn)品的經(jīng)濟(jì)效益下降。因此,本文設(shè)計(jì)一種能夠支持多核調(diào)試的方法來(lái)解決多核之間的調(diào)試問(wèn)題,滿足多核處理技術(shù)調(diào)試的需要。
　　本文在基于PowerPC476FP的四核平臺(tái)

2、上,展開了對(duì)多核JTAG調(diào)試方案的研究與設(shè)計(jì)。首先,給出了一種基于組分的同步觸發(fā)調(diào)試機(jī)制。該機(jī)制可以對(duì)平臺(tái)中的各個(gè)處理器進(jìn)行分組。當(dāng)平臺(tái)中任何一個(gè)處理器觸發(fā)了斷點(diǎn)時(shí),同組內(nèi)的所有處理器將會(huì)同時(shí)強(qiáng)制進(jìn)入調(diào)試狀態(tài),而其他組內(nèi)的處理器則正常運(yùn)行。其次,在基于PowerPC476的多核平臺(tái)上,給出了一種多核多TAP的調(diào)試方法。該方法遵循IEEE1149.1標(biāo)準(zhǔn),外部接口信號(hào)與IEEE1149.1標(biāo)準(zhǔn)要求的一致。該方法給各個(gè)核的trst信號(hào)加了前

3、置邏輯,可以在同一時(shí)間內(nèi)支持對(duì)單核或者組內(nèi)所有核的調(diào)試。
　　然后,利用trace技術(shù)作為JTAG調(diào)試在實(shí)時(shí)調(diào)試方面的補(bǔ)充手段?；趯?duì)多核調(diào)試管腳資源緊張的考慮,采用了一種多路選擇的方法。該方法將平臺(tái)內(nèi)各個(gè)核的trace模塊通過(guò)多路選擇器來(lái)選擇輸出,避免了多核平臺(tái)中每個(gè)處理器都有自己的一套輸出管腳。另外,增加了一個(gè)相反時(shí)鐘極性的選擇信號(hào),可以避免數(shù)據(jù)的錯(cuò)誤采集。
　　最后,本文進(jìn)行了仿真驗(yàn)證,結(jié)果證明了該觸發(fā)機(jī)制和多核多TA