復(fù)雜多核系統(tǒng)的調(diào)試系統(tǒng)設(shè)計(jì)與研究.pdf

1、隨著嵌入式系統(tǒng)與FPGA開(kāi)發(fā)平臺(tái)的深度融合，使得基于FPGA的片上可編程系統(tǒng)(System-on-a-Programmable-Chip，SOPC)技術(shù)得到了前所未有的蓬勃發(fā)展。以專用FPGA芯片為核心的開(kāi)發(fā)平臺(tái)，具有軟硬件“量體裁衣”的靈活選擇性和可編程特性，甚至可根據(jù)用戶設(shè)計(jì)需求進(jìn)行個(gè)性化定制，因此受到行業(yè)開(kāi)發(fā)者們青睞?；贔PGA內(nèi)嵌的可配置軟核，以及可復(fù)用的知識(shí)產(chǎn)權(quán)(Intellectual Property，IP)，通過(guò)總線與

2、外圍硬件設(shè)備可實(shí)現(xiàn)微處理器技術(shù)、SOPC設(shè)計(jì)和軟硬協(xié)同設(shè)計(jì)等，大大降低設(shè)計(jì)難度和縮短系統(tǒng)開(kāi)發(fā)時(shí)間，提高資源復(fù)用率。然而，隨著復(fù)雜多核SoC的設(shè)計(jì)復(fù)雜性的增加與性能的提升，使得軟硬件調(diào)試任務(wù)越來(lái)越艱巨，傳統(tǒng)的測(cè)試方法與調(diào)試手段無(wú)法在有限條件下保證芯片功能設(shè)計(jì)的正確性，而且在驗(yàn)證上花費(fèi)的代價(jià)越來(lái)越高，要想一次性成功完成芯片設(shè)計(jì)顯得越來(lái)越困難。因此，能夠提高調(diào)試質(zhì)量的多核調(diào)試技術(shù)是減少軟硬件調(diào)試時(shí)間和降低設(shè)計(jì)成本的關(guān)鍵，SOPC技術(shù)的出現(xiàn)可以

3、極大改變傳統(tǒng)的調(diào)試方法，提高復(fù)雜多核SoC的調(diào)試效率。
　　本文主要對(duì)基于NoC的復(fù)雜多核系統(tǒng)的調(diào)試技術(shù)進(jìn)行了深入研究，基于SOPC技術(shù)思想設(shè)計(jì)并實(shí)現(xiàn)了一款實(shí)用的調(diào)試系統(tǒng)，論文主要工作與研究?jī)?nèi)容如下:
　　首先，對(duì)當(dāng)前調(diào)試技術(shù)和項(xiàng)目組設(shè)計(jì)的復(fù)雜多核系統(tǒng)進(jìn)行了研究與分析，完成了目標(biāo)系統(tǒng)的軟件指令自刷新功能，在此基礎(chǔ)上基于SOPC技術(shù)實(shí)現(xiàn)了一款具有可配置、可編程、可裁剪和可移植的調(diào)試系統(tǒng)架構(gòu)，該架構(gòu)能夠完成對(duì)目標(biāo)系統(tǒng)的關(guān)鍵數(shù)據(jù)信

4、息追蹤以及監(jiān)測(cè)、任務(wù)調(diào)度和系統(tǒng)控制等，可以還原系統(tǒng)的工作流程，具有很好的實(shí)用價(jià)值，大大降低復(fù)雜多核SoC調(diào)試的時(shí)間，加快芯片設(shè)計(jì)進(jìn)程。
　　其次，對(duì)調(diào)試系統(tǒng)架構(gòu)的各個(gè)關(guān)鍵模塊設(shè)計(jì)進(jìn)行了深入研究與分析，主要包括根據(jù)目標(biāo)系統(tǒng)工作機(jī)制特點(diǎn)設(shè)計(jì)的調(diào)試結(jié)構(gòu)、調(diào)試系統(tǒng)命令和數(shù)據(jù)的傳輸機(jī)制、調(diào)試系統(tǒng)的四種調(diào)試模式、調(diào)試系統(tǒng)的調(diào)試接口(Debug Interface，DI)模塊以及相關(guān)的軟硬件模塊等，結(jié)合SOPC技術(shù)和軟硬協(xié)同設(shè)計(jì)方法實(shí)現(xiàn)了具有一

5、定的高效性、實(shí)用性以及可移植特性的調(diào)試系統(tǒng)，完成了針對(duì)目標(biāo)系統(tǒng)的調(diào)試控制指令設(shè)計(jì)和相應(yīng)的調(diào)試流程。
　　最后，將本文設(shè)計(jì)與實(shí)現(xiàn)的調(diào)試系統(tǒng)集成到目標(biāo)系統(tǒng)中，基于Virtex-6XC6VLX760FPGA開(kāi)發(fā)板進(jìn)行調(diào)試系統(tǒng)的輸入輸出器件的協(xié)作測(cè)試，在目標(biāo)系統(tǒng)的測(cè)試任務(wù)集中，選取了經(jīng)典的大點(diǎn)FFT卷積運(yùn)算進(jìn)行算法分析與映射，在目標(biāo)系統(tǒng)中完成任務(wù)加載并進(jìn)行調(diào)試系統(tǒng)的FPGA測(cè)試驗(yàn)證。實(shí)驗(yàn)結(jié)果表明，在不影響目標(biāo)系統(tǒng)正常任務(wù)執(zhí)行的情況下，通過(guò)