面向PACDSP CORE的多核調(diào)試控制器硬件設(shè)計與軟件驗證.pdf

1、隨著集成電路設(shè)計和制造技術(shù)的發(fā)展，芯片設(shè)計內(nèi)部的規(guī)模也不斷的變大，性能要求也不斷的提高，使得單核已經(jīng)逐步被多核所逐漸取代，軟件上的程序設(shè)計也從串行程序設(shè)計到多線程程序開發(fā)，隨之而來的問題是調(diào)試變得越來越復雜，另外芯片市場競爭也變得越來越激烈，面對上市時間的巨大壓力，實現(xiàn)一個穩(wěn)定、高效的系統(tǒng)需要有效的軟硬件調(diào)試方法變得尤為重要，如何縮短調(diào)試時間、提高調(diào)試速度對縮短SOC芯片的上市時間取決定性的意義。
　　本論文的主要研究工作是面向P

2、ACDSP CORE的多核調(diào)試控制器硬件設(shè)計與軟件驗證進行研究。論文詳細的介紹了該調(diào)試控制器的硬件和軟件部分，首先對于硬件內(nèi)部的各個模塊進行了詳細的介紹，及其內(nèi)部電路是如何實現(xiàn)的也作了詳細的說明；然后對軟件部分的斷點種類進行介紹，如何設(shè)置/移除，所用調(diào)試工具及其支援的命令集有一一進行描述。
　　本文的整個操作流程是從 PC機上的 gdb窗口輸入能支援的命令開始，軟件部分主要是對這些命令進行解析，解析完畢后，執(zhí)行相對應(yīng)的功能，然后通

3、過調(diào)用 USB驅(qū)動，按照 USB協(xié)議將這些信息傳送給 probe上的 CYPRESS公司CY7C68013A芯片，該芯片會解析 USB數(shù)據(jù)，并將解析出的信息寫到它的 slave FIFO，然后probe會處理將這些信息反映到JTAG_WRAP上，Probe再透過JTAG接口與PACDSP內(nèi)部的EICE電路進行信息交換，從而達到調(diào)試PACDSP的目的。
　　本文的最后有介紹如何進行仿真調(diào)試，從硬件的連接到軟件的調(diào)試都有一一進行說明，