版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、哈爾濱工程大學(xué)碩士學(xué)位論文基于FPGA的IRIGB碼解碼設(shè)計(jì)姓名：張明迪申請學(xué)位級別：碩士專業(yè)：水聲工程指導(dǎo)教師：張殿倫20110319基TFPGA的IRIGB碼解碼設(shè)計(jì)ABSTRACTTimeinformationisaveryimportantphysicalparameterWiththedevelopmentofmodemscienceandtechnologyincludingcommunication，powertransm
2、ission，navigationandweapontestareaskingforhigll—precisiontimeserviceortimecorrectingItalwaystakesahigllprecisiontimingsignalasasignorforreferenceIRIGBtimingcode(Bcodeforshort)isainternationalcommoncriterionTheBcodeasatim
3、eservicingcouldtotallysatisfytherequirementofunderwateracousticexperimentInrecentyears，fieldprogrammablegatearray(FPGAforshort)hasbeendevelopedrapidlywhichhasastrongrealtimeparallelprocessingabilityInthepaperFPGAisusedas
4、acoreprocessorpartThepaperhasrealizedthehardwaredesignanddebugoftherealtimeBcodedecodingsystemwhichisbasedonFPGAtechnologyFirstlythepaperintroducedtheconceptoftheBcodeTheimportantpartistheformatandstandardinterfaceofBcod
5、eThepaperdoesaresearchinfeaturesandstandardparametersofboththedirectcurrent(DC)Bcodeandalternatingcurrent(AC)BcodeBythesoftwaresimulation，papersimulatestheprocessofthegenerationanddecodingofBcodePaperdoesalotworkonhowtea
6、lizethedecodingbasedonFPGAtechnologywhichincludingtherespectivedecodingmethodsofDCcodeandACcode，andthelppssignalgenerationBypickingupthechiptypesofA／Dconvertmodule，F(xiàn)PGAcommunicationmoduleandinterfacelevelconversionmodule
7、，papercompletedtheworkofhardwaredesignofBcodedecodingsystemPaperalsodesignedtheschematicandmadethePCBboardAftertheweldinganddebugging，paperanalyzedtheresultofthetest，andgaveouttheadvisesofpromotionAccordingtothetestresul
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于FPGA的IRIG-B碼解碼器的設(shè)計(jì).pdf
- IRIG-B碼解碼及網(wǎng)絡(luò)校時(shí)的實(shí)現(xiàn).pdf
- IRIG-B碼解碼板設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的IRIG-B碼基帶產(chǎn)生電路的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的IRIG_B編解碼系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn).pdf
- 變電站GPS對時(shí)IRIG-B碼解碼器設(shè)計(jì)及VME總線在裝置中應(yīng)用.pdf
- 基于FPGA的IRIG_B碼基帶接收電路的實(shí)現(xiàn).pdf
- 高精度IRIG-B的數(shù)字方法實(shí)現(xiàn).pdf
- 具光電接口的IRIG-B碼的時(shí)間同步系統(tǒng)與時(shí)滯校正.pdf
- 基于CPLD器件的多基準(zhǔn)源IRIG-B標(biāo)準(zhǔn)時(shí)統(tǒng)設(shè)備研究.pdf
- 基于FPGA的高速8B-10B編解碼電路設(shè)計(jì).pdf
- RS碼、LDPC碼級聯(lián)編解碼器的FPGA實(shí)現(xiàn).pdf
- Turbo碼編解碼的算法研究及FPGA設(shè)計(jì)與實(shí)現(xiàn).pdf
- RS碼與LDPC碼級聯(lián)編解碼器的FPGA實(shí)現(xiàn).pdf
- 基于FPGA的視頻解碼系統(tǒng)接口設(shè)計(jì).pdf
- 基于FPGA的FAST協(xié)議解碼金融加速設(shè)計(jì).pdf
- 基于FPGA的Turbo碼的研究與設(shè)計(jì).pdf
- 基于FPGA的級聯(lián)碼設(shè)計(jì)與實(shí)現(xiàn).pdf
- 新一代的GPS-B碼解碼授時(shí)系統(tǒng)設(shè)計(jì).pdf
- 高速Turbo碼編解碼器的研究與FPGA實(shí)現(xiàn).pdf
評論
0/150
提交評論