基于FPGA的視頻編解碼關(guān)鍵算法研究與設(shè)計(jì).pdf

1、H.264/AVC作為一種成熟的視頻壓縮編碼標(biāo)準(zhǔn)現(xiàn)已廣泛應(yīng)用于視頻監(jiān)控、數(shù)字電視、高清攝像等領(lǐng)域。H.264/AVC具有很高的壓縮率和良好的網(wǎng)絡(luò)親和性，但在獲得高壓縮率的同時(shí)計(jì)算復(fù)雜度進(jìn)一步增加。H.264/AVC標(biāo)準(zhǔn)的計(jì)算復(fù)雜度為前一代視頻編碼標(biāo)準(zhǔn)H.263的2.5倍，這將更加考驗(yàn)處理器的計(jì)算能力。新一代視頻編碼標(biāo)準(zhǔn)H.265/HEVC與H.264/AVC相比具有更高的壓縮率，需要極強(qiáng)的計(jì)算能力才能完成視頻的實(shí)時(shí)編解碼。鑒于FPGA處

2、理速度快、可并行處理、可靈活調(diào)取IP核等特點(diǎn)，本文基于FPGA對(duì)H.264/AVC解碼器和H.265/HEVC編碼器中的關(guān)鍵算法進(jìn)行了研究與設(shè)計(jì)。
　　本文對(duì)H.264/AVC標(biāo)準(zhǔn)的原理進(jìn)行說明，重點(diǎn)對(duì)H.264/AVC解碼端的幀內(nèi)預(yù)測(cè)算法、IQIT算法和去方塊濾波算法進(jìn)行分析。對(duì)H.264/AVC幀內(nèi)預(yù)測(cè)算法加以優(yōu)化，采用自適應(yīng)的流水線進(jìn)行處理，利用4路并行的PE在1個(gè)周期內(nèi)計(jì)算出1列4像素的預(yù)測(cè)值;為IQIT算法設(shè)計(jì)一種可重配

3、的IDCT運(yùn)算單元和反量化運(yùn)算單元;為去方塊濾波算法提出了一種改進(jìn)的濾波順序，極大增強(qiáng)了濾波時(shí)的數(shù)據(jù)復(fù)用，采用流水線的結(jié)構(gòu)實(shí)現(xiàn)了去方塊濾波的運(yùn)算過程。通過提取官方編碼模型JM中的關(guān)鍵變量，與設(shè)計(jì)的H.264/AVC幀內(nèi)預(yù)測(cè)算法、IQIT算法及去方塊濾波算法硬件的RTL仿真結(jié)果進(jìn)行比對(duì)驗(yàn)證，證明了算法硬件設(shè)計(jì)的正確性?；贏ltera公司EP4CE115F29C7開發(fā)平臺(tái)實(shí)現(xiàn)了硬件電路設(shè)計(jì)，結(jié)果表明幀內(nèi)預(yù)測(cè)硬件電路、IQIT硬件電路、去方

4、塊濾波硬件電路所支持的分辨率及幀率分別為1920×1080@42fps、1920×1080@60fps、1920×1080@60fps，獲得了很好的實(shí)時(shí)性能。
　　介紹了H.265/HEVC的編碼框架，對(duì)幀內(nèi)預(yù)測(cè)算法進(jìn)行詳細(xì)分析。采用64路并行PE配合控制單元及像素存取完成LCU塊幀內(nèi)預(yù)測(cè)的模式選擇。按從小塊到大塊的順序進(jìn)行全模式遍歷，避免了不同大小塊給硬件設(shè)計(jì)帶來的困難。采用16路并行處理的方式在1個(gè)周期內(nèi)得到1個(gè)4×4塊的預(yù)測(cè)