基于FPGA的FAST協(xié)議解碼金融加速設(shè)計(jì).pdf

1、在金融市場中，越先到達(dá)交易所的訂單越有可能交易成功。在這個背景下高頻交易變得越來越流行。高頻交易的原理是利用計(jì)算機(jī)，在人眼不可觀察的極短時間內(nèi)，根據(jù)價格的波動買入或賣出。所以電子金融數(shù)據(jù)傳輸途徑中，延遲因素非常重要。FAST金融壓縮協(xié)議是高頻交易的重要技術(shù)背景之一，它可以壓縮金融數(shù)據(jù)，減少數(shù)據(jù)傳輸所需的帶寬和時間。利用硬件解碼 FAST協(xié)議是現(xiàn)在主流的一個研究方向。
　　本文中首先介紹了FAST協(xié)議的特點(diǎn)，闡述了FAST協(xié)議中模板

2、，停止位，重復(fù)組，操作符等概念；針對現(xiàn)有的硬件解碼方案主要是串行的不足，本文提出了具有可配置的并行 FAST解碼結(jié)構(gòu)，包括掩碼模塊、命令模塊和解碼模塊，可以實(shí)現(xiàn)并行的分隔字段滿足萬兆以太網(wǎng)吞吐，參數(shù)化存儲 FAST模板信息靈從而靈活適應(yīng)模板的更換，并通過流水化并行解碼降低解碼延遲。
　　為了驗(yàn)證本文提出的高效解碼解碼結(jié)構(gòu)的效率，分別使用SystemC與RTL建模對系統(tǒng)進(jìn)行了功能仿真與性能分析。在SystemC平臺上分析了模板字段數(shù)