版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、在靶場,對導彈打靶、航空飛行器試驗任務(wù)的測控過程中,需要將各試驗場區(qū)的測控設(shè)備統(tǒng)一在同一時間標準下,以便于對待測設(shè)備的性能及測試數(shù)據(jù)更好進行分析與驗證,從而提出“時統(tǒng)”概念。時間統(tǒng)一系統(tǒng)是指為靶場試驗提供統(tǒng)一時間標準的一整套精密電子儀器系統(tǒng)。在時統(tǒng)設(shè)備的使用與研制過程中,國際上普遍采用IRIG-B標準時間格式碼作為時間信息傳送的碼源信號。B碼中的交流碼(AC碼)經(jīng)過調(diào)制后可以進行長距離傳輸信息,故本設(shè)計主要以AC碼為研究對象,設(shè)計一套可
2、穩(wěn)定解獲AC碼的時統(tǒng)解碼板。
本文介紹了IRIG-B碼的編碼方式及特點,根據(jù)IRIG-B碼編碼格式,經(jīng)過詳細分析論證后提出一種使用正交相干檢波的方法對幀起始位信號進行檢測,同時對時間碼解碼則采用容錯技術(shù)提高解碼正確率的方案來進行AC碼解碼。本方案基于使用TI公司生產(chǎn)的TMS320VC5409 DSP器件為核心解碼器件、ALTERA公司生產(chǎn)的EPM9320LC84 CPLD器件作為輔助器件的一種IRIG-B碼解碼方案設(shè)計。該設(shè)計
3、方案相較于單片機配合大量外圍電路來實現(xiàn),其電路結(jié)構(gòu)簡單易修改;解碼后的時間信息通過ISA總線與主機通訊,實現(xiàn)時間信息的顯示。主要通過理論驗證,找到了解碼的方案,設(shè)計解碼電路板并運用軟件編程解碼出時間信息,最后進行解碼板的調(diào)試與測試數(shù)據(jù)。最終將設(shè)計好的板卡插入卡槽,解碼板通過ISA總線將數(shù)據(jù)發(fā)送給主機,主機上的上位機程序能夠穩(wěn)定可靠的接收,并通過設(shè)計的界面顯示出時間的穩(wěn)步運行,驗證了IRIG-B碼解碼板的可靠性和軟件程序的正確性。測試結(jié)果
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- IRIG-B碼解碼及網(wǎng)絡(luò)校時的實現(xiàn).pdf
- 基于FPGA的IRIG-B碼解碼設(shè)計.pdf
- 基于FPGA的IRIG-B碼解碼器的設(shè)計.pdf
- 基于FPGA的IRIG-B碼基帶產(chǎn)生電路的設(shè)計與實現(xiàn).pdf
- 高精度IRIG-B的數(shù)字方法實現(xiàn).pdf
- 變電站GPS對時IRIG-B碼解碼器設(shè)計及VME總線在裝置中應(yīng)用.pdf
- 解碼板說明
- 具光電接口的IRIG-B碼的時間同步系統(tǒng)與時滯校正.pdf
- 基于FPGA的IRIG_B編解碼系統(tǒng)設(shè)計與實現(xiàn).pdf
- S模式ADS-B接收機解碼板的研究及實現(xiàn).pdf
- 基于FPGA的IRIG_B碼基帶接收電路的實現(xiàn).pdf
- 基于CPLD器件的多基準源IRIG-B標準時統(tǒng)設(shè)備研究.pdf
- ppm解碼板使用簡單教程 v1.2
- 無線視頻監(jiān)控系統(tǒng)的理論研究和視頻解碼板的實現(xiàn).pdf
- 數(shù)字電視機頂盒信源解碼板電路研究.pdf
- 移動平臺QR碼解碼器的設(shè)計與實現(xiàn).pdf
- Turbo碼編解碼的算法研究及FPGA設(shè)計與實現(xiàn).pdf
- RS碼與LDPC碼級聯(lián)編解碼器的FPGA實現(xiàn).pdf
- 二維碼解碼器的設(shè)計與實現(xiàn).dps
- LDPC碼解碼技術(shù)研究及實現(xiàn).pdf
評論
0/150
提交評論