覆蓋率驅(qū)動的交換芯片驗(yàn)證方法研究.pdf

1、當(dāng)代集成電路芯片設(shè)計(jì)中，邏輯設(shè)計(jì)的規(guī)模和繁雜程度呈現(xiàn)快速增長的趨勢，設(shè)計(jì)與驗(yàn)證實(shí)現(xiàn)的困難度隨之大幅提升，為了確保芯片邏輯設(shè)計(jì)功能的正確性，需投入比以往更多的人力物力資源。經(jīng)長時(shí)間的發(fā)展，驗(yàn)證技術(shù)在多方面技術(shù)實(shí)現(xiàn)上取得了長足的進(jìn)步，但仍存在的問題是：驗(yàn)證工具和驗(yàn)證方法的更新程度無法滿足設(shè)計(jì)規(guī)模的增大程度的問題，驗(yàn)證技術(shù)遠(yuǎn)落后于設(shè)計(jì)發(fā)展，驗(yàn)證耗時(shí)過長，調(diào)試更加困難，因此驗(yàn)證成為制約大規(guī)模集成電路發(fā)展的瓶頸。與此同時(shí)，還要解決如何確保仿真的完

2、備性和如何縮短仿真周期以提升驗(yàn)證效率這兩大難題。覆蓋率驅(qū)動的驗(yàn)證方法學(xué)是一種新型的驗(yàn)證方法學(xué)，主要是通過覆蓋率主導(dǎo)驗(yàn)證過程的實(shí)現(xiàn)，其將代碼覆蓋率、功能覆蓋率有機(jī)的結(jié)合，很大程度上減短驗(yàn)證耗時(shí)，以保證待測邏輯驗(yàn)證的完備性。同時(shí)本文采用帶約束的隨機(jī)激勵(lì)的生成技術(shù)，最大限度的遍歷了測試可能的輸入情況，為測試的完備性提供了強(qiáng)有力的保障。截止目前覆蓋率驅(qū)動的驗(yàn)證技術(shù)在驗(yàn)證界得到了大范圍的應(yīng)用，是新一代驗(yàn)證方法學(xué)的發(fā)展規(guī)律，推動了驗(yàn)證方法向前發(fā)展。

3、
　　本文對覆蓋率驅(qū)動的驗(yàn)證技術(shù)進(jìn)行了深入的分析，對衡量覆蓋率驅(qū)動技術(shù)先進(jìn)性的各個(gè)因素進(jìn)行了深入討論。并從傳統(tǒng)定向測試角度切入，對覆蓋率驅(qū)動的隨機(jī)驗(yàn)證得以被實(shí)踐應(yīng)用做了理論分析。同時(shí)采用Accellera公司推出的行業(yè)前沿的UVM方法學(xué)，為驗(yàn)證提供了一套標(biāo)準(zhǔn)的System Verilog類庫，類庫的應(yīng)用實(shí)現(xiàn)了基于覆蓋率驅(qū)動的平臺結(jié)構(gòu)的開發(fā)。從覆蓋率驅(qū)動的平臺結(jié)構(gòu)實(shí)現(xiàn)、覆蓋率建模分析、激勵(lì)生成方案和結(jié)果檢查機(jī)制四個(gè)方面，研究了覆蓋率

4、驅(qū)動的驗(yàn)證方法同傳統(tǒng)驗(yàn)證方法的區(qū)別，提出了分解功能點(diǎn)的方法和通過分析覆蓋率屬性來搭建一套完整的功能覆蓋率模型。此外，本文采用事務(wù)級的建模方法，將平臺環(huán)境的抽象層次拔高，使數(shù)據(jù)從管腳級抽象到事務(wù)級，通過抽象將底層的細(xì)節(jié)隱藏起來，以實(shí)現(xiàn)高度自動化驗(yàn)證。
　　本文以光纖通道交換芯片的通信端口模塊的驗(yàn)證為背景，分析了光纖通道網(wǎng)絡(luò)和以此作為傳輸媒介的交換機(jī)的基本知識，同時(shí)對通信端口模塊邏輯設(shè)計(jì)與傳輸規(guī)范進(jìn)行了深入研究論，述了通信端口模塊對驗(yàn)

5、證過程提出的挑戰(zhàn)，制定了通信端口模塊的驗(yàn)證策略。同時(shí)應(yīng)用UVM驗(yàn)證方法對通信端口實(shí)施了實(shí)際驗(yàn)證。結(jié)果表明：覆蓋率驅(qū)動的驗(yàn)證技術(shù)可實(shí)現(xiàn)驗(yàn)證耗時(shí)減少至原有耗時(shí)的50％～60％以上，驗(yàn)證速率大幅提高；其中覆蓋率指標(biāo)中的代碼覆蓋率顯示均達(dá)到90％以上，表明除少數(shù)冗余代碼的存在，設(shè)計(jì)代碼方面已經(jīng)達(dá)到精簡化，節(jié)省后仿時(shí)間與資源，功能覆蓋率達(dá)到100％，表明所有待驗(yàn)證的功能點(diǎn)均已實(shí)現(xiàn)100％的全覆蓋，保證了驗(yàn)證的完備性。通過代碼覆蓋率與功能覆蓋率相結(jié)