高速ADC測試技術的研究與實現——以AD9238為例.pdf_第1頁
已閱讀1頁，還剩76頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、作為模擬電路和數字電路的接口，ADC是收發(fā)機中的關鍵模塊之一。隨著高速高精度ADC的發(fā)展，模擬輸入端對噪聲的干擾異常敏感，因此高速ADC的性能很大程度上受到了外圍電路設計和整個電路板設計的影響。另外影響高速ADC動態(tài)性能的因素也很多，比如輸入信號幅度、時鐘抖動、相干采樣等。如何有效的評估高速ADC的性能已成為國內外研究的熱點。
　　本文結合課題組項目的需要，以12Bit高速ADC芯片AD9238為例，進行了高速ADC測試技術的研究

2、，探索出了一套適合高速ADC測試的方案及流程。具體研究內容如下：首先本文介紹了高速ADC的靜態(tài)指標和動態(tài)指標的測試方法，其中包括碼密度法和基于數字頻譜分析的動態(tài)測試。然后詳細介紹了測試平臺中高速ADC測試PCB的設計方法，包括原理圖的分析、原理圖仿真、高速混合信號的PCB布局布線、基于IBIS模型的信號完整性分析及基于PDN網絡的電源完整性分析等。接著搭建了以TI公司TSW4806 EVM為時鐘源、E4438C為信號源的較低成本、開發(fā)周

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論