高速ADC測(cè)試平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、模數(shù)轉(zhuǎn)換器(ADC)是通信系統(tǒng)的重要組成部分，對(duì)通信系統(tǒng)的發(fā)展具有非常重要的意義。隨著通信系統(tǒng)對(duì)高頻率、大帶寬以及多模式通信的需求，ADC逐漸向高速高精度發(fā)展，這大大增加了ADC設(shè)計(jì)和測(cè)試的難度。由于ADC引腳的排列、電平和協(xié)議的多樣性以及ADC的性能指標(biāo)眾多，設(shè)計(jì)一個(gè)通用的ADC測(cè)試平臺(tái)對(duì)ADC芯片研制和生產(chǎn)具有重大意義。
　　本課題設(shè)計(jì)并實(shí)現(xiàn)最高速度達(dá)250MSps、最高精度為14bit的ADC測(cè)試平臺(tái)。首先，在調(diào)研的基礎(chǔ)上，

2、確定了系統(tǒng)實(shí)現(xiàn)方案，從系統(tǒng)上將ADC測(cè)試平臺(tái)分為高速信號(hào)處理模塊、控制與通信模塊和軟件模塊3個(gè)部分。針對(duì)ADC速度高，ADC引腳的排列、電平和協(xié)議具有多樣性以及ADC的眾多性能指標(biāo)需要大量數(shù)據(jù)計(jì)算等特點(diǎn)，采用Xilinx公司Virtex-6系列的FPGA芯片構(gòu)成高速信號(hào)處理模塊，利用FPGA工作頻率高、資源豐富、可編程性強(qiáng)等特點(diǎn)，通過(guò)調(diào)用IBUFGDS、IDDR、RAM、CLK IP核等邏輯資源，實(shí)現(xiàn)對(duì)高速ADC輸出信號(hào)的接收、處理和存

3、儲(chǔ)?？刂婆c通信模塊選用運(yùn)行Linux操作系統(tǒng)的ARM，充分發(fā)揮ARM控制能力強(qiáng)和Linux操作系統(tǒng)開(kāi)源可定制、可移植性強(qiáng)的特點(diǎn)，實(shí)現(xiàn)對(duì)ADC測(cè)試平臺(tái)硬件平臺(tái)的控制和使用百兆以太網(wǎng)向上位機(jī)傳輸ADC采樣數(shù)據(jù)。上位機(jī)軟件模塊選擇NI的LabWindows/CVI軟件作為開(kāi)發(fā)平臺(tái)，根據(jù)高速ADC測(cè)試平臺(tái)需求，為軟件定制了豐富的功能。同時(shí)也設(shè)計(jì)了方便友好的人機(jī)界面，可以使得一般的測(cè)試者非常方便地完成ADC的SINAD、SNR、SFDR、THD等